-
公开(公告)号：CN112086456B
公开(公告)日：2024-10-25
申请号：CN202010141333.1
申请日：2020-03-04
Applicant: 三星电子株式会社
Abstract: 公开了半导体存储器装置和制造该半导体存储器装置的方法。半导体存储器装置可以包括电容器，电容器包括第一电极和第二电极以及介电层。介电层可以包括氧化锆铝层，氧化锆铝层包括：第一锆区域，与第一电极相邻；第一铝区域；第二铝区域，与第二电极相邻；以及第二锆区域，位于第一铝区域与第二铝区域之间。第一锆区域和第二锆区域可以包括锆和氧，并且可以不包含铝。第一铝区域和第二铝区域可以包括铝和氧，并且可以不包含锆。第一铝区域和第一锆区域可以分隔开第一距离，第一铝区域和第二锆区域可以分隔开比第一距离短的第二距离。
-
公开(公告)号：CN110931468B
公开(公告)日：2024-05-07
申请号：CN201910822831.X
申请日：2019-09-02
Applicant: 三星电子株式会社
Abstract: 本发明公开一种集成电路器件，其包括：下电极、上电极以及在下电极和上电极之间的电介质层结构，该电介质层结构包括面对下电极的第一表面和面对上电极的第二表面。该电介质层结构包括：第一电介质层，包括由第一电介质材料形成并且从第一表面延伸到第二表面的多个晶粒；以及第二电介质层，包括第二电介质材料并在低于第二表面的水平处围绕第一电介质层的所述多个晶粒中的每个晶粒的侧壁的一部分。第二电介质材料包括具有比第一电介质材料的带隙能量高的带隙能量的材料。
-
公开(公告)号：CN114203904A
公开(公告)日：2022-03-18
申请号：CN202110490254.6
申请日：2021-05-06
Applicant: 三星电子株式会社
IPC: H01L49/02 , H01L27/108
Abstract: 提供一种电子器件，其包括：下电极；上电极，与下电极隔开而不与下电极直接接触；以及在下电极和上电极之间的电介质层，该电介质层包括第一金属氧化物区域、第二金属氧化物区域以及第三金属氧化物区域。第三金属氧化物区域在第一金属氧化物区域和第二金属氧化物区域之间，并包括硼和从铝(Al)、镁(Mg)、硅(Si)或铍(Be)选择的一种或更多种金属元素。在第三金属氧化物区域中，硼(B)的含量小于或等于Al、Mg、Si和/或Be的金属元素的含量。
-
公开(公告)号：CN102760661A
公开(公告)日：2012-10-31
申请号：CN201210132762.8
申请日：2012-04-28
Applicant: 三星电子株式会社
IPC: H01L21/316 , H01L21/02
CPC classification number: H01L21/02178 , H01L21/02164 , H01L21/02181 , H01L21/02186 , H01L21/02189 , H01L21/022 , H01L21/0228 , H01L21/02304 , H01L21/02312 , H01L21/28282 , H01L27/10817 , H01L27/10852 , H01L27/1157 , H01L27/11582 , H01L28/91 , H01L29/66795 , H01L29/7926
Abstract: 形成氧化物层的方法。所述方法包括：在基底表面上形成反应-抑制官能团的层；在所述反应-抑制官能团的层上形成金属或半导体的前体的层；和氧化所述金属或半导体的前体以获得金属氧化物或半导体氧化物的层。根据所述方法，可形成具有高的厚度均匀性的氧化物层并且可制造具有优异的电特性的半导体器件。
-
公开(公告)号：CN118434272A
公开(公告)日：2024-08-02
申请号：CN202410492389.X
申请日：2020-09-25
Applicant: 三星电子株式会社
Abstract: 公开电容器、包括其的半导体器件和电子设备、以及制造电容器的方法。所述电容器包括：底部电极；在所述底部电极上方的顶部电极；在所述底部电极和所述顶部电极之间的介电膜；以及在所述顶部电极和所述介电膜之间的掺杂Al2O3膜，其中所述掺杂Al2O3膜包括第一掺杂剂，并且包括与所述第一掺杂剂相同的元素的氧化物具有比Al2O3的介电常数高的介电常数。
-
Patent Agency Ranking
-
公开(公告)号：CN114256262A
公开(公告)日：2022-03-29
申请号：CN202111105617.6
申请日：2021-09-22
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11529 , H01L27/11548 , H01L27/11556 , H01L27/11568 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 本发明提供一种半导体器件，该半导体器件包括：多个半导体图案，在第一方向上间隔开；多个模制绝缘层，在所述多个半导体图案之间；多个硅化物图案，接触所述多个半导体图案；以及多个第一金属导电膜，在所述多个模制绝缘层之间并连接到相应的硅化物图案，其中每个硅化物图案包括面对半导体图案的第一侧壁和面对第一金属导电膜的第二侧壁，硅化物图案的第一侧壁和硅化物图案的第二侧壁在第一方向上延伸，硅化物图案的第一侧壁和硅化物图案的第二侧壁是弯曲表面。
-
公开(公告)号：CN108930028B
公开(公告)日：2022-01-11
申请号：CN201810223693.9
申请日：2018-03-19
Applicant: 三星电子株式会社
IPC: C23C16/455 , C23C16/40
Abstract: 形成薄膜的方法以及使用其制造集成电路器件的方法，所述形成薄膜的方法包括：通过在约300℃至约600℃的温度下将具有羰基的反应抑制化合物供应至下部膜的暴露表面而形成化学吸附在所述下部膜的第一部分上的第一反应抑制层；在约300℃至约600℃的温度下形成化学吸附在所述下部膜的第二部分上的第一材料的第一前体层，所述第二部分通过所述第一反应抑制层暴露；以及通过将反应性气体供应至所述第一反应抑制层和所述第一前体层而在所述下部膜上形成包含所述第一材料的第一单层，并从所述下部膜的表面除去所述第一反应抑制层，从而暴露所述第一部分。
-
公开(公告)号：CN113862635A
公开(公告)日：2021-12-31
申请号：CN202110737506.0
申请日：2021-06-30
IPC: C23C16/06 , C23C16/02 , C23C16/44 , H01L21/762
Abstract: 根据本发明构思的一些实施例的形成材料层的方法可以包括沉积循环，沉积循环包括：在衬底上提供吸附抑制剂；吹扫过量的吸附抑制剂；在衬底上提供金属前体；吹扫过量的金属前体；以及供应反应剂以在衬底上形成材料层。吸附抑制剂可以包括15族元素或16族元素。
-
公开(公告)号：CN113314670A
公开(公告)日：2021-08-27
申请号：CN202011020909.5
申请日：2020-09-25
Applicant: 三星电子株式会社
IPC: H01L49/02 , H01L27/108
Abstract: 公开电容器、包括其的半导体器件和电子设备、以及制造电容器的方法。所述电容器包括：底部电极；在所述底部电极上方的顶部电极；在所述底部电极和所述顶部电极之间的介电膜；以及在所述顶部电极和所述介电膜之间的掺杂Al2O3膜，其中所述掺杂Al2O3膜包括第一掺杂剂，并且包括与所述第一掺杂剂相同的元素的氧化物具有比Al2O3的介电常数高的介电常数。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.024 seconds)
