-
公开(公告)号：CN110718550A
公开(公告)日：2020-01-21
申请号：CN201810763279.7
申请日：2018-07-12
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242 , H01L21/768
Abstract: 本发明构思涉及一种半导体器件及制造其的方法。一种半导体器件，其包括：限定在半导体衬底中的有源区域；在半导体衬底上的第一接触插塞，第一接触插塞连接到有源区域；在半导体衬底上的位线，位线与第一接触插塞相邻；在第一接触插塞与位线之间的第一气隙间隔物；在第一接触插塞上的着落垫；在位线上的阻挡绝缘层；以及在第一气隙间隔物上的气隙盖层，气隙盖层垂直地重叠第一气隙间隔物，气隙盖层在阻挡绝缘层与着落垫之间，阻挡绝缘层的上表面在与着落垫的上表面相等或比其高的高度处。
-
公开(公告)号：CN109994474A
公开(公告)日：2019-07-09
申请号：CN201811601969.9
申请日：2018-12-26
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 提供了一种半导体器件，所述半导体器件包括：在衬底上的位线结构；间隔物结构，所述间隔物结构包括与所述位线结构的侧壁直接接触的第一间隔物、与所述第一间隔物的外侧壁的一部分直接接触的第二间隔物以及与所述第一间隔物的上部直接接触且覆盖所述第二间隔物的外侧壁和上表面的第三间隔物，所述第二间隔物包括空气；以及接触插塞结构，所述接触插塞结构在基本垂直于所述衬底的上表面的竖直方向上延伸，并且至少在所述第二间隔物的底表面的高度和顶表面的高度之间的高度处直接接触所述第三间隔物的外侧壁。
-
公开(公告)号：CN109841595A
公开(公告)日：2019-06-04
申请号：CN201811432240.3
申请日：2018-11-28
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L21/768 , H01L21/762
Abstract: 提供了一种半导体存储器件和制造其的方法。该半导体存储器件可以包括：第一杂质掺杂区和第二杂质掺杂区，在半导体衬底中彼此间隔开；位线，电连接到第一杂质掺杂区并跨越半导体衬底；存储节点接触，电连接到第二杂质掺杂区；第一间隔物和第二间隔物，设置在位线与存储节点接触之间；以及气隙区，设置在第一间隔物与第二间隔物之间。第一间隔物可以覆盖位线的侧壁，第二间隔物可以与存储节点接触相邻。第一间隔物的顶端可以具有比第二间隔物的顶端的高度高的高度。
-
公开(公告)号：CN103633145B
公开(公告)日：2018-06-05
申请号：CN201310367400.1
申请日：2013-08-21
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L21/76224 , H01L21/823481 , H01L27/10876 , H01L27/10888 , H01L27/10891 , H01L27/228 , H01L27/2454 , H01L27/2463 , H01L29/4236 , H01L29/66621 , H01L29/78 , H01L45/04 , H01L45/06 , H01L45/1233 , H01L45/143 , H01L45/144 , H01L45/146 , H01L45/147 , H01L45/148
Abstract: 本发明提供了一种半导体器件及其制造方法，该半导体器件包括：基板，包括二维布置的有源部分；器件隔离图案，沿有源部分的侧壁延伸，每个器件隔离图案包括第一和第二器件隔离图案；跨过有源部分和器件隔离图案延伸的栅图案，每个栅图案包括栅绝缘层、栅线和栅覆盖图案；以及分别在有源部分上的欧姆图案。第一器件隔离图案的顶表面可以低于第二器件隔离图案的顶表面，栅绝缘层的顶表面可以低于栅覆盖图案的顶表面，欧姆图案可以包括在第一绝缘层上的延伸部。
-
公开(公告)号：CN106816430A
公开(公告)日：2017-06-09
申请号：CN201610915570.2
申请日：2016-10-20
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L21/768
Abstract: 本发明公开了一种半导体器件。该半导体器件包括包含多个有源区的基板。导电图案与有源区接触。第一和第二导线结构面对导电图案的第一和第二侧壁。空气间隔物设置在第一侧壁和第二侧壁与第一和第二导线结构之间。第一和第二导线结构包括导线和导线掩模层。导线掩模层包括具有第一宽度的下部分和具有比第一宽度窄的第二宽度的上部分。空气间隔物包括设置在导线掩模层的下部分的侧壁上的第一空气间隔物和设置在导线掩模层的上部分的侧壁上的第二空气间隔物。第二空气间隔物与所述第一空气间隔物连接。
-
Patent Agency Ranking
-
公开(公告)号：CN109994474B
公开(公告)日：2024-07-09
申请号：CN201811601969.9
申请日：2018-12-26
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种半导体器件，所述半导体器件包括：在衬底上的位线结构；间隔物结构，所述间隔物结构包括与所述位线结构的侧壁直接接触的第一间隔物、与所述第一间隔物的外侧壁的一部分直接接触的第二间隔物以及与所述第一间隔物的上部直接接触且覆盖所述第二间隔物的外侧壁和上表面的第三间隔物，所述第二间隔物包括空气；以及接触插塞结构，所述接触插塞结构在基本垂直于所述衬底的上表面的竖直方向上延伸，并且至少在所述第二间隔物的底表面的高度和顶表面的高度之间的高度处直接接触所述第三间隔物的外侧壁。
-
公开(公告)号：CN110718550B
公开(公告)日：2023-11-28
申请号：CN201810763279.7
申请日：2018-07-12
Applicant: 三星电子株式会社
IPC: H10B12/00 , H01L21/768
Abstract: 本发明构思涉及一种半导体器件及制造其的方法。一种半导体器件，其包括：限定在半导体衬底中的有源区域；在半导体衬底上的第一接触插塞，第一接触插塞连接到有源区域；在半导体衬底上的位线，位线与第一接触插塞相邻；在第一接触插塞与位线之间的第一气隙间隔物；在第一接触插塞上的着落垫；在位线上的阻挡绝缘层；以及在第一气隙间隔物上的气隙盖层，气隙盖层垂直地重叠第一气隙间隔物，气隙盖层在阻挡绝缘层与着落垫之间，阻挡绝缘层的上表面在与着落垫的上表面相等或比其高的高度处。
-
公开(公告)号：CN106816430B
公开(公告)日：2020-04-21
申请号：CN201610915570.2
申请日：2016-10-20
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L21/768
Abstract: 本发明公开了一种半导体器件。该半导体器件包括包含多个有源区的基板。导电图案与有源区接触。第一和第二导线结构面对导电图案的第一和第二侧壁。空气间隔物设置在第一侧壁和第二侧壁与第一和第二导线结构之间。第一和第二导线结构包括导线和导线掩模层。导线掩模层包括具有第一宽度的下部分和具有比第一宽度窄的第二宽度的上部分。空气间隔物包括设置在导线掩模层的下部分的侧壁上的第一空气间隔物和设置在导线掩模层的上部分的侧壁上的第二空气间隔物。第二空气间隔物与所述第一空气间隔物连接。
-
公开(公告)号：CN109994473A
公开(公告)日：2019-07-09
申请号：CN201811514995.8
申请日：2018-12-12
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 提供了一种半导体器件及其制造方法。所述半导体器件包括衬底、字线、掺杂结、位线结构和埋式接触。所述衬底具有多个有源区。所述字线延伸跨越所述多个有源区。所述掺杂结具有杂质并且被布置在所述多个有源区，并且包括多个第一结和多个第二结，每个第一结被布置在所述多个有源区中的一个有源区的中心部，每个第二结被布置在所述多个有源区中的另一个有源区的端部，每个第二结中包括埋式半导体层。所述位线结构与所述多个第一结中的相应的第一结接触。所述埋式接触被布置成矩阵形状，每个埋式接触与所述多个第二结中的相应的一个第二结以及所包括的埋式半导体层接触，同时与用于存储数据的电荷存储器接触。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.04 seconds)
