-
-
公开(公告)号：CN111326512A
公开(公告)日：2020-06-23
申请号：CN201910757773.7
申请日：2019-08-16
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 提供一种集成电路(IC)装置，所述IC装置包括：线结构，包括形成在基底上的导线以及覆盖导线的绝缘盖图案；绝缘间隔件，覆盖线结构的侧壁；导电插塞，在第一水平方向上与导线分隔开，绝缘间隔件位于导电插塞与导线之间；导电接合垫，布置在导电插塞上，以与导电插塞竖直叠置；以及盖层，包括位于导电接合垫与绝缘盖图案之间的第一部分，其中，盖层的第一部分具有位于导电接合垫与绝缘盖图案之间的其中第一水平方向上的宽度随着距基底的距离的增大而逐渐增大的形状。
-
公开(公告)号：CN109994474A
公开(公告)日：2019-07-09
申请号：CN201811601969.9
申请日：2018-12-26
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 提供了一种半导体器件，所述半导体器件包括：在衬底上的位线结构；间隔物结构，所述间隔物结构包括与所述位线结构的侧壁直接接触的第一间隔物、与所述第一间隔物的外侧壁的一部分直接接触的第二间隔物以及与所述第一间隔物的上部直接接触且覆盖所述第二间隔物的外侧壁和上表面的第三间隔物，所述第二间隔物包括空气；以及接触插塞结构，所述接触插塞结构在基本垂直于所述衬底的上表面的竖直方向上延伸，并且至少在所述第二间隔物的底表面的高度和顶表面的高度之间的高度处直接接触所述第三间隔物的外侧壁。
-
公开(公告)号：CN119277776A
公开(公告)日：2025-01-07
申请号：CN202410654395.0
申请日：2024-05-24
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种半导体器件。该半导体器件包括：第一位线，在第一方向上与存储单元阵列区域交叉，并且延伸到与存储单元阵列区域相邻的延伸区域中；第二位线，在第一方向上与存储单元阵列区域交叉，并且延伸到延伸区域中，并且与第一位线相邻；绝缘图案，在延伸区域内，并且接触第二位线在第一方向上的端部；以及绝缘间隔物，在延伸区域内，并且接触第一位线在第一方向上的端部，该绝缘间隔物与绝缘图案不同。
-
公开(公告)号：CN109994474B
公开(公告)日：2024-07-09
申请号：CN201811601969.9
申请日：2018-12-26
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种半导体器件，所述半导体器件包括：在衬底上的位线结构；间隔物结构，所述间隔物结构包括与所述位线结构的侧壁直接接触的第一间隔物、与所述第一间隔物的外侧壁的一部分直接接触的第二间隔物以及与所述第一间隔物的上部直接接触且覆盖所述第二间隔物的外侧壁和上表面的第三间隔物，所述第二间隔物包括空气；以及接触插塞结构，所述接触插塞结构在基本垂直于所述衬底的上表面的竖直方向上延伸，并且至少在所述第二间隔物的底表面的高度和顶表面的高度之间的高度处直接接触所述第三间隔物的外侧壁。
-
Patent Agency Ranking
公开(公告)号：CN117769247A
公开(公告)日：2024-03-26
申请号：CN202311240239.1
申请日：2023-09-22
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种半导体存储器件。该半导体存储器件包括基板，该基板包括具有由单元元件隔离层限定的有源区的单元区、在单元区附近的外围区以及在单元区和外围区之间的边界区。该器件包括：字线结构，在基板中并在第一方向上延伸；位线结构，在基板上在与第一方向交叉的第二方向上从单元区延伸到边界区，包括依次堆叠在基板上的第一单元导电层和第二单元导电层；以及位线接触，在基板和位线结构之间并将基板与位线结构连接。边界区中的第二单元导电层比单元区中的第二单元导电层厚。
-
公开(公告)号：CN114256268A
公开(公告)日：2022-03-29
申请号：CN202111137185.7
申请日：2021-09-27
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 一种半导体装置包括：半导体衬底，其包括沟槽；沟槽中的直接接触件，直接接触件的宽度小于沟槽的宽度；直接接触件上的位线结构，位线结构的宽度小于沟槽的宽度；第一间隔件，其包括第一部分和第二部分，第一部分沿着直接接触件的整个侧表面延伸，第二部分沿着沟槽延伸；第一间隔件上的第二间隔件，第二间隔件填充沟槽；第二间隔件上的第三间隔件；以及第三间隔件上的空气间隔件，空气间隔件通过第三间隔件与第二间隔件间隔开，其中，第一间隔件包括氧化硅。
-
公开(公告)号：CN109994473A
公开(公告)日：2019-07-09
申请号：CN201811514995.8
申请日：2018-12-12
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 提供了一种半导体器件及其制造方法。所述半导体器件包括衬底、字线、掺杂结、位线结构和埋式接触。所述衬底具有多个有源区。所述字线延伸跨越所述多个有源区。所述掺杂结具有杂质并且被布置在所述多个有源区，并且包括多个第一结和多个第二结，每个第一结被布置在所述多个有源区中的一个有源区的中心部，每个第二结被布置在所述多个有源区中的另一个有源区的端部，每个第二结中包括埋式半导体层。所述位线结构与所述多个第一结中的相应的第一结接触。所述埋式接触被布置成矩阵形状，每个埋式接触与所述多个第二结中的相应的一个第二结以及所包括的埋式半导体层接触，同时与用于存储数据的电荷存储器接触。
-
公开(公告)号：CN108231773A
公开(公告)日：2018-06-29
申请号：CN201711223457.9
申请日：2017-11-29
Applicant: 三星电子株式会社
IPC: H01L27/108
CPC classification number: H01L27/10885 , H01L22/26 , H01L27/10814 , H01L27/10823 , H01L27/10852 , H01L27/10855 , H01L27/10876 , H01L27/10888 , H01L27/10897 , H01L27/10805 , H01L27/10829 , H01L27/10882
Abstract: 一种制造半导体器件的方法。单元区域和核心区域被限定在衬底中。设置在单元区域中的位线结构被提供。设置在核心区域中的栅极结构被提供，以及设置在栅极结构上的核心盖膜被提供。核心盖膜的高度大于位线结构的高度。第一接触膜在位线结构上被形成。第二接触膜在核心盖膜上被形成。掩模在第一接触膜上被形成。核心盖膜的上表面使用掩模被暴露。第一接触膜使用蚀刻工艺被蚀刻直到第一接触膜的高度变得小于位线结构的高度。在蚀刻工艺中，对于第一接触膜的蚀刻速率大于对于位线结构和核心盖膜的蚀刻速率。
-
公开(公告)号：CN108206208B
公开(公告)日：2023-09-12
申请号：CN201711363980.1
申请日：2017-12-18
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L21/762
Abstract: 提供了一种半导体器件。所提供的半导体器件可以具有增强的可靠性和操作特性。半导体器件包括：衬底；形成在衬底内的器件隔离膜；形成在衬底内的第一栅结构；凹陷，形成在第一栅结构的至少一侧并在衬底和器件隔离膜内，该凹陷包括上部分和下部分，其中凹陷的下部分形成在衬底内，凹陷的上部分跨过衬底和器件隔离膜形成；埋入接触，填充该凹陷；以及信息存储器，电连接到埋入接触。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.028 seconds)
