公开(公告)号：CN100468738C

公开(公告)日：2009-03-11

申请号：CN03147820.4

申请日：2003-06-25

Applicant: 三星电子株式会社

Inventor： 郑泰荣 ,  李宰求 ,  朴济民

IPC: H01L27/10 ,  H01L27/108 ,  H01L21/822

CPC classification number: H01L27/10855 ,  H01L21/76895 ,  H01L27/10814 ,  H01L28/91

Abstract: 一种半导体设备包括半导体衬底和形成于半导体衬底之上的中间绝缘层。中间绝缘层优选地包含一个接触焊盘。电容器下电极与接触焊盘电连接。电容器下电极还包括与接触焊盘相连的焊盘形状存储节点；和置于焊盘形状存储节点之上的杯状存储节点。使用这种方法，可以增加电容容量并降低非开放接触。同样可显著减少发生存储节点倾斜问题的几率。

公开(公告)号：CN1959990A

公开(公告)日：2007-05-09

申请号：CN200610126604.6

申请日：2006-08-30

Applicant: 三星电子株式会社

Inventor： 李恩哲 ,  梁元硕 ,  李镇宇 ,  郑泰荣

IPC: H01L27/108 ,  G11C11/56

CPC classification number: H01L28/91 ,  G11C11/4091

Abstract: 提供了耦合电容器及使用其的半导体存储器件。在实施例中，半导体存储器件的每个存储单元包括耦合电容器，使得存储电容器能够存储至少2位数据。耦合电容器具有相对与存储电容器的电容有预设比率的电容。为此，通过与存储电容器基本上相同的制造方法来形成耦合电容器。通过选择合适数目的单个电容器来获得预设比率，每个具有与存储电容器相同的电容，以包括耦合电容器。同样，耦合电容器设置在层间绝缘层上，该层间绝缘层掩埋单元区中的位线和感应放大区中的感应放大器。

公开(公告)号：CN101226959A

公开(公告)日：2008-07-23

申请号：CN200810002982.2

申请日：2008-01-15

Applicant: 三星电子株式会社

Inventor： 李镇宇 ,  郑泰荣

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/423 ,  H01L27/108 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/66621 ,  H01L21/2652 ,  H01L27/10876 ,  H01L29/1041 ,  H01L29/42376

Abstract: 本发明公开了一种半导体装置、动态随机存取存储器、以及半导体装置的形成方法。该半导体装置包括在具有第一类型杂质离子的半导体基底内所界定的有源区。相反区在所述有源区之内并且具有第二类型杂质离子。上沟道区在所述有源区内的相反区上并且具有第一类型杂质离子。源极区和漏极区在所述有源区内的上沟道区上并且相互间隔开。栅电极填充在所述有源区内形成的栅极沟槽。栅电极布置在所述源极区和漏极区之间并且通过所述上沟道区延伸进入所述相反区。

公开(公告)号：CN1534724A

公开(公告)日：2004-10-06

申请号：CN03132805.9

申请日：2003-07-21

Applicant: 三星电子株式会社

Inventor： 李东俊 ,  郑泰荣 ,  李宰求

IPC: H01L21/00

CPC classification number: H01L21/76897 ,  H01L27/10814 ,  H01L27/10855 ,  H01L27/10885 ,  Y02P80/30

Abstract: 在一个实施方案中，形成覆盖在半导体基片上的相邻的导电图形。所述导电图形各有导线和封盖层。在相邻的线图形之间形成第一间隔片形成层。在封盖层的顶表面与导线的底表面之间形成所述第一间隔片形成层。在导电图形上共形地形成的第二间隔片形成层。在共形的第二间隔片形成层上形成第一层间绝缘层。接着，在第一层间绝缘层中形成开孔，所述开孔延伸到第一间隔片形成层的部分上。用第二间隔片形成层作蚀刻掩模蚀刻第一间隔片形成层的一部分，从而在导电图形的侧壁上，与接触孔同时地形成单层间隔片。

公开(公告)号：CN1035141C

公开(公告)日：1997-06-11

申请号：CN93120817.3

申请日：1993-12-10

Applicant: 三星电子株式会社

Inventor： 崔永帝 ,  郑泰荣 ,  朴钟佑 ,  金荣毕

IPC: H01L21/02 ,  H01L21/82

CPC classification number: H01L28/86 ,  H01L21/26533 ,  H01L28/87 ,  H01L28/88

Abstract: 一种半导体存储器的制造方法，其中，提供具有双翅状结构的一种电容器。在由导电层组成的两翅片之间、通过施加能够被湿法腐蚀的厚层平面材料形成存储电极。因此，能够解决由常规结构中的不良台阶差所引起的光刻工艺问题。另外，采用腐蚀速率较大的薄的高温氧化膜形成存储电极。于是改善了单元的构形和减少了存储电极的损坏。

公开(公告)号：CN1028691C

公开(公告)日：1995-05-31

申请号：CN90107967.7

申请日：1990-09-25

Applicant: 三星电子株式会社

Inventor： 徐光壁 ,  郑泰荣

IPC: H01L21/336 ,  H01L21/82 ,  H01L27/105

CPC classification number: H01L27/10852 ,  H01L27/10817

Abstract: 一种制造半导体器件的BOX结构叠层状电容器的方法：在第一导电类型的半导体衬底上形成场氧化层，在有源区上制作晶体管的栅极、源区和漏区，在场氧化层上预定区域制作第一导电层，并且在栅极和第一导电层上制作第一隔离层；在上述构造上形成第二隔离层；开一窗口使该源区部分裸露，然后淀积第二导电层；并覆盖第三隔离层；淀积第三导电层；将处于源区上方的第三导电层腐蚀；去除第三隔离层，并制作电容器第一电极；依次在上面所述的结构上制备电介质层和第四导电层。

公开(公告)号：CN1057130A

公开(公告)日：1991-12-18

申请号：CN90107967.7

申请日：1990-09-25

Applicant: 三星电子株式会社

Inventor： 徐光壁 ,  郑泰荣

IPC: H01L21/336 ,  H01L21/82 ,  H01L27/105

CPC classification number: H01L27/10852 ,  H01L27/10817

Abstract: 一种制造半导体器件的BOX结构堆状电容器的方法：在第一导电类型的半导体衬底上形成场氧化层，在有源区上制作晶体管的栅极、源区和漏区，在场氧化层上预定区域制作第一导电层，并且在栅极和第一导电层上制作第一隔离层；在上述构造上形成第二隔离层；开一窗口使该源区部分裸露，然后淀积第二导电层；并覆盖第三隔离层；淀积第三导电层；将处于源区上方的第三导电层腐蚀；去除第三隔离层，并制作电容器第一电极；依次在上面所述的结构上制备电介质层和第四导电层。

公开(公告)号：CN100358089C

公开(公告)日：2007-12-26

申请号：CN03132805.9

申请日：2003-07-21

Applicant: 三星电子株式会社

Inventor： 李东俊 ,  郑泰荣 ,  李宰求

IPC: H01L21/00

CPC classification number: H01L21/76897 ,  H01L27/10814 ,  H01L27/10855 ,  H01L27/10885 ,  Y02P80/30

Abstract: 在一个实施方案中，形成覆盖在半导体基片上的相邻的导电图形。所述导电图形各有导线和封盖层。在相邻的线图形之间形成第一间隔片形成层。在封盖层的顶表面与导线的底表面之间形成所述第一间隔片形成层。在导电图形上共形地形成的第二间隔片形成层。在共形的第二间隔片形成层上形成第一层间绝缘层。接着，在第一层间绝缘层中形成开孔，所述开孔延伸到第一间隔片形成层的部分上。用第二间隔片形成层作蚀刻掩模蚀刻第一间隔片形成层的一部分，从而在导电图形的侧壁上，与接触孔同时地形成单层间隔片。

公开(公告)号：CN1319147C

公开(公告)日：2007-05-30

申请号：CN200410047416.5

申请日：2004-05-27

Applicant: 三星电子株式会社

Inventor： 尹喆柱 ,  郑泰荣

IPC: H01L21/768 ,  H01L21/3205 ,  H01L21/30 ,  H01L21/822 ,  H01L21/02

CPC classification number: H01L21/76897 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明公开了一种利用牺牲掩模层形成自对准接触结构的方法。该方法包括在半导体衬底上形成多个平行互连图形。每个互连图形分别具有顺序层叠的互连和掩模图形。形成层间绝缘层图形以填充互连图形之间的间隙区域。部分蚀刻掩模图形，以形成确定层间绝缘层图形之间的凹槽的凹掩模图形。然后，形成用于填充凹槽的牺牲掩模图形。利用牺牲掩模图形作为蚀刻掩模，蚀刻层间绝缘层图形的预定区域，以形成露出半导体衬底的预定区域的自对准接触孔。由自对准接触孔的侧壁形成隔离片。在自对准接触孔内形成被隔离片包围的栓塞。

公开(公告)号：CN1897255A

公开(公告)日：2007-01-17

申请号：CN200610105585.9

申请日：2006-07-17

Applicant: 三星电子株式会社

Inventor： 金龙成 ,  郑泰荣 ,  申树浩

IPC: H01L21/8238 ,  H01L27/088

CPC classification number: H01L21/28123 ,  H01L21/76224 ,  H01L27/088 ,  H01L27/0886 ,  H01L27/10826 ,  H01L27/10879 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/4238 ,  H01L29/66795 ,  H01L29/7802 ,  H01L29/7827 ,  H01L29/785 ,  H01L29/7851 ,  H01L29/7853

Abstract: 一种半导体器件的制造方法，可以防止由交叉有源区的主轴中的元件隔离层的栅电极引起的漏电流，还具有垂直沟道，以提供足够的重叠余量，以及使用上述方法制造的半导体器件。该器件包括在元件隔离层上形成的栅电极，元件隔离层布置在有源区之间，以及具有高于有源区顶表面的顶表面。由于栅电极形成在元件隔离层上，半导体衬底中的漏电流被防止。此外，使用条纹形状的掩模图形形成栅电极，由此与接触形状或条形图形相比获得足够的重叠余量。