公开(公告)号：CN109768014B

公开(公告)日：2023-10-17

申请号：CN201811324290.X

申请日：2018-11-08

Applicant: 三星电子株式会社

Inventor： 洪镇宇 ,  李泳周 ,  崔准容 ,  金廷泫 ,  李尚俊 ,  李贤奎 ,  赵允哲 ,  朴济民 ,  潘孝同

IPC: H10B12/00

Abstract: 提供了一种存储器件及其制造方法。所述存储器件包括：位于由衬底上的器件隔离层限定的有源区域上的单元晶体管，使得每个单元晶体管具有掩埋单元栅极和与所述衬底邻近并相对于所述掩埋单元栅极至少部分位于所述衬底远侧的结部分；所述衬底上的绝缘图案，覆盖所述单元晶体管和所述器件隔离层；以及位于所述绝缘图案上并连接到所述结部分的位线结构。所述位线结构包括：位于所述图案上并具有热氧化物图案的缓冲图案、位于所述缓冲图案上的导线以及从所述导线穿过所述缓冲图案和所述绝缘图案延伸到所述结部分的接触。

公开(公告)号：CN108155147B

公开(公告)日：2023-04-18

申请号：CN201711224331.3

申请日：2017-11-29

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  尹灿植 ,  洪镇宇 ,  金根楠 ,  金桐晤 ,  金奉秀 ,  朴济民 ,  李昊仁 ,  张成豪 ,  郑基旭 ,  黄有商

IPC: H01L21/768 ,  H01L23/528

Abstract: 本公开提供了半导体存储器件及其制造方法。一种制造半导体存储器件的方法可以包括：提供包括单元阵列区域和外围电路区域的衬底；形成覆盖单元阵列区域并暴露外围电路区域的至少一部分的掩模图案；在由掩模图案暴露的外围电路区域上生长半导体层，使得半导体层具有与衬底不同的晶格常数；形成覆盖单元阵列区域并暴露半导体层的缓冲层；形成覆盖缓冲层和半导体层的导电层；以及图案化导电层以在单元阵列区域上形成导电线以及在外围电路区域上形成栅电极。

公开(公告)号：CN111180315A

公开(公告)日：2020-05-19

申请号：CN201911101635.X

申请日：2019-11-12

Applicant: 三星电子株式会社

Inventor： 朴成珉 ,  张世明 ,  金奉秀 ,  朴济民

IPC: H01L21/033

Abstract: 一种形成半导体器件的方法包括：在下结构上形成第一牺牲图案；在第一牺牲图案之间形成具有“U”形的第一剩余掩模层，以使第一剩余掩模层与第一牺牲图案接触；通过图案化第一剩余掩模层形成第一剩余掩模图案，第一剩余掩模图案中的每一个包括平行于下结构的上表面的水平部分和垂直于下结构的上表面的竖直部分；形成与第一剩余掩模图案的竖直部分间隔开的第二掩模图案；去除在形成第二掩模图案之后剩余的第一牺牲图案；以及通过蚀刻第一剩余掩模图案的水平部分形成第一掩模图案。

公开(公告)号：CN110047814A

公开(公告)日：2019-07-23

申请号：CN201910037891.0

申请日：2019-01-15

Applicant: 三星电子株式会社

Inventor： 洪智硕 ,  李基硕 ,  朴济民 ,  黄有商

IPC: H01L23/538 ,  H01L21/768

Abstract: 一种半导体器件，包括：半导体衬底上的层间绝缘层、在层间绝缘层中的通路塞和通路塞上的布线线路，其中通路塞和布线线路彼此耦接并形成阶梯结构。半导体器件包括在层间绝缘层和通路塞之间的第一气隙区、以及在层间绝缘层和布线线路之间的第二气隙区。第一气隙区和第二气隙区彼此不竖直重叠。

公开(公告)号：CN109768014A

公开(公告)日：2019-05-17

申请号：CN201811324290.X

申请日：2018-11-08

Applicant: 三星电子株式会社

Inventor： 洪镇宇 ,  李泳周 ,  崔准容 ,  金廷泫 ,  李尚俊 ,  李贤奎 ,  赵允哲 ,  朴济民 ,  潘孝同

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L27/10823 ,  H01L21/76895 ,  H01L23/535 ,  H01L27/10814 ,  H01L27/10852 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10888

Abstract: 提供了一种存储器件及其制造方法。所述存储器件包括：位于由衬底上的器件隔离层限定的有源区域上的单元晶体管，使得每个单元晶体管具有掩埋单元栅极和与所述衬底邻近并相对于所述掩埋单元栅极至少部分位于所述衬底远侧的结部分；所述衬底上的绝缘图案，覆盖所述单元晶体管和所述器件隔离层；以及位于所述绝缘图案上并连接到所述结部分的位线结构。所述位线结构包括：位于所述图案上并具有热氧化物图案的缓冲图案、位于所述缓冲图案上的导线以及从所述导线穿过所述缓冲图案和所述绝缘图案延伸到所述结部分的接触。

公开(公告)号：CN107611126A

公开(公告)日：2018-01-19

申请号：CN201710541978.2

申请日：2017-07-05

Applicant: 三星电子株式会社

Inventor： 金大益 ,  金奉秀 ,  朴济民 ,  黄有商

IPC: H01L27/108

CPC classification number: H01L27/10814 ,  H01L21/266 ,  H01L21/3205 ,  H01L21/32051 ,  H01L21/32134 ,  H01L21/76224 ,  H01L23/5283 ,  H01L23/53257 ,  H01L23/53261 ,  H01L27/10823 ,  H01L27/10855 ,  H01L27/10885 ,  H01L27/10888 ,  H01L29/0649

Abstract: 提供了一种半导体装置，所述半导体装置包括：基底；位线结构，位于基底上；第一接触结构，位于位线结构的侧壁上；第二接触结构，位于位线结构上并且跨过位线结构与第一接触结构分隔开；以及绝缘图案，位于位线结构与第一接触结构之间。第二接触结构覆盖位线结构的顶表面的至少一部分。绝缘图案包括从绝缘图案的与位线结构直接相邻的侧壁突出的突起。突起沿与基底的顶表面平行的第一方向突出。

公开(公告)号：CN107393918A

公开(公告)日：2017-11-24

申请号：CN201710310121.X

申请日：2017-05-04

Applicant: 三星电子株式会社

Inventor： 金大益 ,  金奉秀 ,  朴济民 ,  朴台镇 ,  黄有商

IPC: H01L27/02 ,  H01L23/528 ,  H01L21/768

CPC classification number: H01L27/10885 ,  H01L27/10814 ,  H01L27/10823 ,  H01L27/10852 ,  H01L27/10876 ,  H01L27/0207 ,  H01L21/76829 ,  H01L23/528

Abstract: 提供了半导体器件。一种半导体器件包括衬底。该半导体器件包括在衬底上的堆叠结构。堆叠结构包括第一绝缘材料和在第一绝缘材料上的第二绝缘材料。该半导体器件包括从堆叠结构的第一绝缘材料的侧壁延伸到堆叠结构的第二绝缘材料的侧壁的一部分上的间隔物。此外，该半导体器件包括在间隔物上的导电线。还提供了形成半导体器件的方法。

公开(公告)号：CN104037125A

公开(公告)日：2014-09-10

申请号：CN201410076999.8

申请日：2014-03-04

Applicant: 三星电子株式会社

Inventor： 金志永 ,  金大益 ,  金冈昱 ,  金那罗 ,  朴济民 ,  李圭现 ,  郑铉雨 ,  秦教英 ,  洪亨善 ,  黄有商

IPC: H01L21/77 ,  H01L21/768 ,  H01L27/04

CPC classification number: H01L23/544 ,  H01L21/6835 ,  H01L21/76898 ,  H01L23/481 ,  H01L27/0688 ,  H01L27/10897 ,  H01L27/14632 ,  H01L27/14634 ,  H01L27/1464 ,  H01L2221/68327 ,  H01L2221/6835 ,  H01L2221/68363 ,  H01L2223/54426 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了半导体器件及其制造方法。制造半导体器件的方法包括：提供具有第一表面和与第一表面相反的第二表面的半导体基板；形成穿过半导体基板的一部分并从第一表面朝向第二表面延伸的对准标记和连接接触；在半导体基板的第一表面上形成第一电路使得第一电路电连接到连接接触；使半导体基板的第二表面凹陷以形成暴露对准标记和连接接触的第三表面；以及在半导体基板的第三表面上形成第二电路使得第二电路电连接到连接接触。

公开(公告)号：CN1638131B

公开(公告)日：2010-12-22

申请号：CN200410097394.3

申请日：2004-11-29

Applicant: 三星电子株式会社

Inventor： 朴济民 ,  朴珍俊

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L28/91 ,  H01L27/10814 ,  H01L27/10817 ,  H01L27/10852

Abstract: 根据某些实施例，一种电容器包括存储导电图形，具有包围存储导电图形以便补偿存储电极的刻蚀损失的补偿部件的存储电极，布置在存储电极上的介质层以及布置在介质层上的板电极。因为补偿部件补偿几个刻蚀工序过程中存储电极的刻蚀损失，因此可以防止存储电极的结构稳定性退化。此外，因为在存储电极的上部上形成补偿部件，所以存储电极可以具有足够的厚度，以因此增强包括存储电极的电容器的电性能。

公开(公告)号：CN1933141A

公开(公告)日：2007-03-21

申请号：CN200610077873.8

申请日：2006-05-10

Applicant: 三星电子株式会社

Inventor： 朴济民 ,  金炳鈗

IPC: H01L23/522 ,  H01L23/485 ,  H01L27/088 ,  H01L21/768 ,  H01L21/28 ,  H01L21/8234

CPC classification number: H01L21/28518 ,  H01L21/76816 ,  H01L21/76855 ,  H01L21/76897 ,  H01L21/823418 ,  H01L21/823425 ,  H01L21/823443 ,  H01L21/823475 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833 ,  H01L2924/3011

Abstract: 提供了具有硅化物层的接触结构、使用该接触结构的半导体器件、以及制造该结构和半导体器件的方法。该接触结构包括衬底上的第一导电区和第二导电区。绝缘层覆盖第一和第二导电区。第一接触孔和第二接触孔形成为穿过绝缘层并分别露出第一和第二导电区。具有第一厚度的第一硅化物层在由第一接触孔露出的第一导电区上。具有与第一厚度不同的第二厚度的第二硅化物层在由第二接触孔露出的第二导电区上。