-
公开(公告)号：CN102163548A
公开(公告)日：2011-08-24
申请号：CN201110045061.6
申请日：2011-02-22
Applicant: 三星电子株式会社
IPC: H01L21/20 , H01L21/28 , H01L29/772
CPC classification number: H01L29/66833 , H01L27/11578 , H01L27/11582 , H01L29/7926
Abstract: 一种制作半导体器件的方法，包括：在衬底上交替且重复地堆叠牺牲层和第一绝缘层；形成穿通所述牺牲层和所述第一绝缘层的开口；以及在所述开口的侧壁上形成隔离物，其中，所述开口的底部表面没有所述隔离物。在所述开口中形成半导体层。还披露了相关的器件。
-
公开(公告)号：CN102122661A
公开(公告)日：2011-07-13
申请号：CN201010591699.5
申请日：2010-12-16
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L29/78 , H01L29/06 , H01L29/10 , G11C16/04 , H01L21/8247
CPC classification number: G11C16/0483 , H01L21/28282 , H01L27/11578 , H01L27/11582 , H01L29/66666 , H01L29/7827 , H01L29/7926
Abstract: 本发明提供一种半导体器件及其制造方法。该半导体器件包括在水平方向上延伸的半导体材料的基板。多个层间电介质层在基板上。提供多个栅图案，每个栅图案在相邻的下层间电介质层与相邻的上层间电介质层之间。半导体材料的垂直沟道在基板上并沿垂直方向延伸穿过多个层间电介质层和多个栅图案。垂直沟道具有外侧壁，外侧壁具有多个沟道凹陷，每个沟道凹陷对应于多个栅图案中的栅图案。垂直沟道具有内侧壁，内侧壁在垂直方向线形延伸。信息存储层存在于每个栅图案与垂直沟道之间在凹陷中，使栅图案与垂直沟道绝缘。
-
公开(公告)号：CN100527351C
公开(公告)日：2009-08-12
申请号：CN200410057442.6
申请日：2004-08-13
Applicant: 三星电子株式会社
IPC: H01L21/00 , H01L29/772
CPC classification number: H01L21/26586 , H01L29/66795 , H01L29/7851
Abstract: 公开了一种用于FinFET器件的半导体鳍形结构，该鳍形结构引入上区域和下区域，其中上区域形成有基本上垂直的侧壁，下区域形成有倾斜的侧壁，以制造宽的基础部分。公开的半导体鳍形结构一般还包括上区域和下区域之间的界面处的台阶区。也公开了制造半导体器件的一系列方法，该半导体器件引入具有该双结构的半导体鳍形和引入用于在相邻的半导体鳍形之间形成浅沟槽隔离(STI)结构的绝缘材料如二氧化硅和/或氮化硅的各种组合。
-
公开(公告)号：CN101330085A
公开(公告)日：2008-12-24
申请号：CN200810127774.5
申请日：2008-01-25
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L29/78 , H01L29/423 , H01L21/8242 , H01L21/336 , H01L21/28
CPC classification number: H01L29/7841 , H01L21/268 , H01L27/0207 , H01L27/108 , H01L27/10802
Abstract: 一种半导体存储器件及其形成方法。存储单元晶体管包括其上具有第一导电型(例如N型)的第一杂质区的半导体基底。其上具有第一导电型的第二杂质区的U形半导体层被提供在第一杂质区上。提供栅极绝缘层，其排列成U形半导体层的底部和内侧壁。栅极电极被提供在栅极绝缘层上。栅极电极被围绕在U形半导体层的内侧壁。提供字线，电性连接到栅极电极，且提供位线，电性连接到第二杂质区。
-
公开(公告)号：CN1681103A
公开(公告)日：2005-10-12
申请号：CN200510053088.4
申请日：2005-03-07
Applicant: 三星电子株式会社
IPC: H01L21/76 , H01L21/8234 , H01L21/336 , H01L21/8242 , H01L29/78 , H01L27/088 , H01L27/108
CPC classification number: H01L29/7851 , H01L21/823481 , H01L29/0653 , H01L29/66545 , H01L29/66621
Abstract: 提供形成半导体器件的方法。如此蚀刻半导体衬底，以便于半导体衬底限定出沟槽和初步有源图形。沟槽具有底面和侧壁。在沟槽的底面和侧壁上提供绝缘层，并在绝缘层上如此形成隔离物，以便于隔离物在沟槽的侧壁上和沟槽的一部分底面上。如此除去沟槽底面上和隔离物下方的绝缘层，以便于至少部分暴露沟槽的一部分底面，将隔离物与沟槽的底面间隔开，并部分地暴露初步有源图形的一部分。部分地除去初步有源图形的暴露部分的一部分，以提供在隔离物下方限定出凹陷部分的有源图形。在有源图形的凹陷部分中形成掩埋绝缘层。还提供相关的器件。
-
Patent Agency Ranking
公开(公告)号：CN110289267B
公开(公告)日：2023-10-17
申请号：CN201811547596.1
申请日：2018-12-18
Applicant: 三星电子株式会社
Abstract: 本发明构思提供了一种存储器件及其制造方法。存储器件包括其上具有第一源极膜的衬底和在第一源极膜上的上堆叠结构。提供导电沟道结构，其延伸穿过上堆叠结构和第一源极膜。沟道结构包括垂直地延伸穿过上堆叠结构和第一源极膜的沟道图案、以及在沟道图案的侧壁上的信息存储图案。提供第二源极膜，其在衬底的表面与第一源极膜之间延伸。接触沟道图案的第二源极膜包括向上延伸的突起，该突起在信息存储图案之下延伸。提供沟道保护膜，其在突起的至少一部分与信息存储图案的至少一部分之间延伸。
-
公开(公告)号：CN115589732A
公开(公告)日：2023-01-10
申请号：CN202210786416.5
申请日：2022-07-04
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：第一结构，包括外围电路；以及第二结构，在第一结构上。第二种结构包括：堆叠结构，该堆叠结构包括第一堆叠结构和第二堆叠结构；分离结构，穿过第一堆叠结构；存储器竖直结构，在分离结构之间并穿过第一堆栈结构；以及电容器，包括第一电容器电极和第二电容器电极，第一电容器电极和第二电容器电极穿过第二堆叠结构并彼此平行地延伸。第一堆叠结构包括间隔开的栅电极和与栅电极交替地堆叠的层间绝缘层。第二堆叠结构包括间隔开的第一绝缘层和与第一绝缘层交替地堆叠的第二绝缘层。第一电容器电极和第二电容器电极中的每一个具有线形。第一绝缘层和第二绝缘层包括彼此不同的材料。第二绝缘层包括与层间绝缘层相同的材料。
-
公开(公告)号：CN115472620A
公开(公告)日：2022-12-13
申请号：CN202210647807.9
申请日：2022-06-09
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582 , H01L23/48
Abstract: 提供了一种半导体装置和包括该半导体装置的数据存储系统。所述半导体装置包括：衬底，其具有第一区域和第二区域；栅电极，其在与衬底的上表面垂直的第一方向上堆叠并且彼此间隔开，并且在第二区域上在第二方向上延伸不同的长度，以具有其上表面被暴露的焊盘区域；沟道结构，其在第一区域上穿透栅电极，在第一方向上延伸，并且分别包括沟道层；接触插塞，其穿透栅电极的焊盘区域，并且在第一方向上延伸；以及接触绝缘层，其围绕接触插塞。栅电极的侧表面在焊盘区域中比栅电极中的位于焊盘区域下方的栅电极更朝向接触插塞突出。
-
公开(公告)号：CN112992902A
公开(公告)日：2021-06-18
申请号：CN202011036910.7
申请日：2020-09-27
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 公开了半导体存储器件，包括：堆叠结构，包括竖直堆叠在衬底上的多个层，每个层包括半导体图案、在该半导体图案上沿第一方向延伸的栅电极以及电连接到该半导体图案的数据存储元件；多个竖直绝缘体，穿透堆叠结构，该竖直绝缘体沿第一方向布置；以及位线，设置在堆叠结构的一侧处并竖直延伸。位线将堆叠的半导体图案电连接。竖直绝缘体中的每一个包括彼此相邻的第一竖直绝缘体和第二竖直绝缘体。栅电极包括设置在第一竖直绝缘体与第二竖直绝缘体之间的连接部分。
-
公开(公告)号：CN112510049A
公开(公告)日：2021-03-16
申请号：CN202010902350.2
申请日：2020-09-01
Applicant: 三星电子株式会社
IPC: H01L27/11517 , H01L27/11521 , H01L27/11526 , H01L27/11563 , H01L27/11568 , H01L27/11573
Abstract: 公开了一种半导体存储器件。该器件包括：在衬底上的外围电路结构；在外围电路结构上的半导体层；在半导体层上的电极结构，该电极结构包括堆叠在半导体层上的电极；垂直沟道结构，其穿透电极结构并且连接到半导体层；分离结构，其穿透电极结构，在第一方向上延伸并且将电极结构的电极水平地分成一对电极；覆盖电极结构的层间绝缘层；以及穿透层间绝缘层并且电连接到外围电路结构的贯穿接触。
-
-
-
-
-
-
-
-
-
Search Results
48
records
(took 0.023 seconds)
