-
公开(公告)号：CN111180418B
公开(公告)日：2025-05-06
申请号：CN201911105606.0
申请日：2019-11-12
Applicant: 三星电子株式会社
IPC: H01L23/538 , H10B41/35 , H10B41/20 , H01L21/768
Abstract: 公开了三维半导体存储器件及其制造方法。可以提供一种三维半导体存储器件，包括：衬底，包括单元阵列区和连接区；电极结构，包括交替堆叠在衬底上的多个电极和多个介电层，电极结构在连接区上具有阶梯部分；蚀刻停止结构，在电极结构的阶梯部分上；以及多个接触插塞，在连接区上，接触插塞穿透蚀刻停止结构并且分别连接到电极的对应焊盘部分。蚀刻停止结构可以包括蚀刻停止图案和水平介电层，水平介电层具有均匀的厚度并且覆盖蚀刻停止图案的顶表面和底表面。
-
公开(公告)号：CN111952305B
公开(公告)日：2025-04-29
申请号：CN202010135776.X
申请日：2020-03-02
Applicant: 三星电子株式会社
Abstract: 提供了一种集成电路装置及其制造方法。该集成电路装置包括：下存储器堆叠件，其包括位于衬底上的多条下字线；上存储器堆叠件，其位于下存储器堆叠件上并且包括多条上字线；至少一个第一下互连层，其在下存储器堆叠件与上存储器堆叠件之间在第一竖直高度在水平方向上延伸，并且被构造为电连接至从所述多条下字线中选择的至少一条下字线；分离的绝缘膜，其覆盖至少一个第一下互连层；以及至少一个第一上互连层，其在高于上存储器堆叠件的第二竖直高度在水平方向上延伸，并且被构造为电连接至从上字线中选择的至少一条上字线。
-
公开(公告)号：CN116981254A
公开(公告)日：2023-10-31
申请号：CN202310222534.8
申请日：2023-03-09
Applicant: 三星电子株式会社
IPC: H10B41/20
Abstract: 一种半导体器件，包括第一半导体结构和第二半导体结构，第一半导体结构包括：第一衬底；电路器件，设置在第一衬底上；以及第一金属接合层，设置在电路器件上，第二半导体结构包括：栅电极，在垂直于第一金属接合层的上表面的第一方向上彼此间隔开并堆叠；沟道结构，穿过栅电极，在第一方向上延伸，并分别包括沟道层；第二金属接合层，设置在沟道结构和栅电极下方，并连接到第一金属接合层；位线，设置在沟道结构下方，在垂直于第一方向的第二方向上延伸，并彼此间隔开；以及源极线，设置在沟道结构上，在垂直于第二方向的第三方向上延伸，并彼此间隔开。沟道结构分别设置在位线和源极线彼此交叉的交叉区中。
-
公开(公告)号：CN115705879A
公开(公告)日：2023-02-17
申请号：CN202210882506.4
申请日：2022-07-26
Applicant: 三星电子株式会社
Abstract: 公开了操作非易失性存储器装置的方法和非易失性存储器装置。在操作包括一个或多个存储器块的一个或多个非易失性存储器装置的方法中，每个存储器块包括在竖直方向上布置的多个存储器单元和多个页。将在沟道孔的第一方向上布置的页设置为第一页至第N页。沟道孔的尺寸在第一方向上增大并且在第二方向上减小。将在沟道孔的第二方向上布置的页设置为第N+1页至第2N页。设置第一页对至第N页对，使得第一页至第N页之中的第K页和第N+1页至第2N页之中的第N+K页形成一个页对。包括在至少一个页对中的两个页的奇偶校验区通过包括在所述至少一个页对中的所述两个页共享。
-
公开(公告)号：CN114388489A
公开(公告)日：2022-04-22
申请号：CN202111199098.4
申请日：2021-10-14
Applicant: 三星电子株式会社
IPC: H01L25/18 , H01L27/11548 , H01L27/11556 , H01L27/11575 , H01L27/11582 , G11C16/04
Abstract: 一种存储器件，包括：第一结构；以及在第一结构上的第二结构，其中第一结构包括：第一基板；在第一基板上的外围电路；第一绝缘层，覆盖第一基板和外围电路；第一接合焊盘，在第一绝缘层上，第二结构包括：第二基板；在第二基板的第一表面上的存储单元阵列；第二绝缘层，覆盖第二基板的第一表面和存储单元阵列；导电图案，至少部分地从第二基板的第二表面凹入；以及第二接合焊盘，在第二绝缘层上，第一接合焊盘接触第二接合焊盘，导电图案与第二绝缘层间隔开。
-
Patent Agency Ranking
公开(公告)号：CN114284294A
公开(公告)日：2022-04-05
申请号：CN202111045455.1
申请日：2021-09-07
Applicant: 三星电子株式会社
IPC: H01L27/11582 , G11C5/02 , G11C5/06
Abstract: 提供了一种非易失性存储器件和一种非易失性存储系统，所述非易失性存储器件包括：衬底，沿第一方向延伸；接地选择线，在所述衬底上沿所述第一方向延伸；多条字线，顺序地堆叠在所述接地选择线上并沿所述第一方向延伸；定位焊盘，在所述第一方向上与所述接地选择线和所述多条字线间隔开；后接触插塞，连接到所述定位焊盘的下表面并且沿与所述第一方向相交的第二方向延伸；前接触插塞，连接到所述定位焊盘的与所述下表面相对的上表面并且沿所述第二方向延伸；输入/输出焊盘，电连接到所述后接触插塞；以及上接合焊盘，电连接到所述前接触插塞并且连接到所述非易失性存储器件的多个电路元件中的至少一部分电路元件。
-
公开(公告)号：CN113161365A
公开(公告)日：2021-07-23
申请号：CN202011265112.1
申请日：2020-11-12
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11582
Abstract: 公开了一种半导体存储器件，包括：在第一基板上的第二基板，并且该第二基板包括下半导体层和在下半导体层上的上半导体层；在上半导体层上的电极结构，并且该电极结构包括多个堆叠的电极；竖直沟道结构，其穿透电极结构并连接到第二基板；层间介电层，其覆盖电极结构；以及切割结构，其穿透层间介电层和上半导体层。上半导体层具有由切割结构限定的第一侧壁。下半导体层具有与第一侧壁相邻的第二侧壁。第一侧壁和第二侧壁彼此水平地偏移。
-
公开(公告)号：CN112563281A
公开(公告)日：2021-03-26
申请号：CN202010616669.9
申请日：2020-06-30
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582 , H01L23/48
Abstract: 公开了一种三维半导体存储器件，该三维半导体存储器件包括：衬底，包括单元阵列区域和连接区域；堆叠，包括顺序地堆叠在衬底上的第一堆叠和第二堆叠，该堆叠在堆叠连接区域上具有阶梯结构，第一堆叠和第二堆叠中的每一个包括竖直地堆叠在衬底上的导电图案；以及接触插塞，设置在连接区域上并分别耦接至导电图案。每个接触插塞的底表面位于相应的导电图案的顶表面和底表面之间。在每个堆叠中，当从相应的导电图案的顶表面测量时，每个接触插塞的凹陷深度在导电图案的堆叠方向上单调变化。与第一堆叠的最上导电图案和第二堆叠的最下导电图案耦接的接触插塞具有离散的凹陷深度。
-
公开(公告)号：CN111952305A
公开(公告)日：2020-11-17
申请号：CN202010135776.X
申请日：2020-03-02
Applicant: 三星电子株式会社
IPC: H01L27/11517 , H01L27/11519 , H01L27/11521 , H01L27/11565 , H01L27/11568 , H01L27/11563
Abstract: 提供了一种集成电路装置及其制造方法。该集成电路装置包括：下存储器堆叠件，其包括位于衬底上的多条下字线；上存储器堆叠件，其位于下存储器堆叠件上并且包括多条上字线；至少一个第一下互连层，其在下存储器堆叠件与上存储器堆叠件之间在第一竖直高度在水平方向上延伸，并且被构造为电连接至从所述多条下字线中选择的至少一条下字线；分离的绝缘膜，其覆盖至少一个第一下互连层；以及至少一个第一上互连层，其在高于上存储器堆叠件的第二竖直高度在水平方向上延伸，并且被构造为电连接至从上字线中选择的至少一条上字线。
-
公开(公告)号：CN109390344A
公开(公告)日：2019-02-26
申请号：CN201810825304.X
申请日：2018-07-25
Applicant: 三星电子株式会社
IPC: H01L27/11556
Abstract: 公开了一种三维半导体器件。该器件可以包括电极结构，电极结构可包括堆叠在衬底上并在第一方向上延伸的多个电极。垂直结构可穿透电极结构以提供在交叉第一方向的第二方向上彼此间隔开的多个列。所述多个列可包括与电极结构的相应相反边缘相邻安置的第一边缘列和第二边缘列，并且所述多个列可包括位于第一边缘列与第二边缘列之间的中心列。所述多个列中的相邻列之间的距离可以在从第一边缘列和第二边缘列朝向中心列的方向上减小。
-
-
-
-
-
-
-
-
-
Search Results
78
records
(took 0.036 seconds)
