-
公开(公告)号:CN114512487A
公开(公告)日:2022-05-17
申请号:CN202111303361.X
申请日:2021-11-04
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 一种存储器装置,包括衬底以及包括交替地堆叠在衬底上的字线和层间绝缘图案的堆叠件。字线在第一方向上延伸。半导体图案与字线交叉,并且具有平行于第二方向的纵向轴。半导体图案在第一方向和第三方向上彼此间隔开。位线在第三方向上延伸,并且在第一方向上彼此间隔开。位线中的每一条接触半导体图案的在第三方向上彼此间隔开的第一侧表面。包括分别设置在竖直相邻的层间绝缘图案之间并且接触与第一侧表面相对的第二侧表面的数据存储元件以及设置在衬底的位于堆叠件的两侧的部分中的衬底杂质层。
-
公开(公告)号:CN113270413A
公开(公告)日:2021-08-17
申请号:CN202110183995.X
申请日:2021-02-10
Applicant: 三星电子株式会社
IPC: H01L27/11521 , H01L27/11526 , H01L27/11551 , H01L27/11568 , H01L27/11573 , H01L27/11578
Abstract: 一种半导体器件包括在第一方向上延伸的位线、在第二方向上延伸的栅电极、在第三方向上延伸并连接到位线的半导体图案、以及电容器。电容器包括连接到半导体图案的第一电极以及在第一电极和第二电极之间的电介质膜。第一方向或第二方向垂直于衬底的上表面。第一电极包括平行于衬底的上表面的上板区域和下板区域以及连接上板区域和下板区域的连接区域。第一电极的上板区域和下板区域中的每个包括彼此面对的上表面和下表面。电介质膜沿着第一电极的上板区域和下板区域中的每个的上表面和下表面延伸。
-
公开(公告)号:CN112736081A
公开(公告)日:2021-04-30
申请号:CN202010738503.4
申请日:2020-07-28
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 提供了一种半导体存储器装置,所述半导体存储器装置可以包括:位线,在第一方向上延伸;第一导电图案,在与第一方向相交的第二方向上延伸;半导体图案,将位线与第一导电图案连接;第二导电图案,包括位于第一导电图案中的插入部;以及介电层,位于第一导电图案与第二导电图案之间。第二导电图案的插入部可以具有随着距半导体图案的距离增大而增大的宽度。
-
公开(公告)号:CN112750831A
公开(公告)日:2021-05-04
申请号:CN202011029630.3
申请日:2020-09-27
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括:第一‑第一导线,位于基底上;第二‑第一导线,位于第一‑第一导线上;第一接触件,连接到第一‑第一导线;以及第二接触件,连接到第二‑第一导线,其中,第一‑第一导线在第一方向上突出超过第二‑第一导线,第一‑第一导线包括具有第一厚度的第一区域、具有第二厚度的第二区域和具有第三厚度的第三区域,第二厚度比第一厚度大,第三厚度比第一厚度小且比第二厚度小,并且第一‑第一导线的第二区域在第一‑第一导线的第一区域与第一‑第一导线的第三区域之间。
-
-
公开(公告)号:CN114068568A
公开(公告)日:2022-02-18
申请号:CN202110339130.8
申请日:2021-03-30
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11578
Abstract: 公开了一种半导体存储器装置,所述半导体存储器装置包括:第一半导体图案和第二半导体图案,第二半导体图案与第一半导体图案在竖直方向上分开;第一位线和第二位线,第一位线电连接到第一半导体图案的第一源/漏区,第二位线电连接到第二半导体图案的第一源/漏区;字线结构,与第一半导体图案和第二半导体图案接触;以及第一数据存储元件和第二数据存储元件,第一数据存储元件电连接到第一半导体图案的第二源/漏区,第二数据存储元件电连接到第二半导体图案的第二源/漏区,其中,第一半导体图案和第二半导体图案是单晶的,其中,第一半导体图案的晶体取向不同于第二半导体图案的晶体取向。
-
公开(公告)号:CN112992902A
公开(公告)日:2021-06-18
申请号:CN202011036910.7
申请日:2020-09-27
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 公开了半导体存储器件,包括:堆叠结构,包括竖直堆叠在衬底上的多个层,每个层包括半导体图案、在该半导体图案上沿第一方向延伸的栅电极以及电连接到该半导体图案的数据存储元件;多个竖直绝缘体,穿透堆叠结构,该竖直绝缘体沿第一方向布置;以及位线,设置在堆叠结构的一侧处并竖直延伸。位线将堆叠的半导体图案电连接。竖直绝缘体中的每一个包括彼此相邻的第一竖直绝缘体和第二竖直绝缘体。栅电极包括设置在第一竖直绝缘体与第二竖直绝缘体之间的连接部分。
-
公开(公告)号:CN112510049A
公开(公告)日:2021-03-16
申请号:CN202010902350.2
申请日:2020-09-01
Applicant: 三星电子株式会社
IPC: H01L27/11517 , H01L27/11521 , H01L27/11526 , H01L27/11563 , H01L27/11568 , H01L27/11573
Abstract: 公开了一种半导体存储器件。该器件包括:在衬底上的外围电路结构;在外围电路结构上的半导体层;在半导体层上的电极结构,该电极结构包括堆叠在半导体层上的电极;垂直沟道结构,其穿透电极结构并且连接到半导体层;分离结构,其穿透电极结构,在第一方向上延伸并且将电极结构的电极水平地分成一对电极;覆盖电极结构的层间绝缘层;以及穿透层间绝缘层并且电连接到外围电路结构的贯穿接触。
-
-
-
-
-
-
-