-
公开(公告)号：CN102420586A
公开(公告)日：2012-04-18
申请号：CN201110452943.4
申请日：2011-12-29
Applicant: 北京大学
IPC: H03K3/012
Abstract: 本发明公开了一种时钟门控制电路，设计集成电路设计技术领域，该电路包括：一个PMOS管和一个NMOS管，所述PMOS管的栅极和NMOS管的栅极相连，形成用于连接外部时钟信号的时钟端，所述PMOS管的非栅极的一端与所述NMOS管的非栅极的一端相连，形成用于连接触发器的时钟端，PMOS管未连接的一端用于形成连接触发器的数据端，NMOS管未连接的一端用于形成连接触发器的输出端。还公开了一种基于上述时钟门控制电路的触发器。本发明的时钟门控制电路使得接入触发器的时钟信号不会随触发器的D输入端改变，且采用的MOS管数量少，减小了电路面积和功耗。
-
-
公开(公告)号：CN102185305A
公开(公告)日：2011-09-14
申请号：CN201110129544.4
申请日：2011-05-18
Applicant: 北京大学
IPC: H02H9/04
Abstract: 本发明涉及集成电路芯片静电放电保护技术领域，特别涉及一种高可靠性电源钳位ESD保护电路，该ESD保护电路包括：依次连接的电容-电阻模块(1)、钳位晶体管开启模块(2)、以及钳位晶体管(4)，还包括：钳位晶体管关断模块(3)，分别与所述电容-电阻模块(1)和钳位晶体管(4)连接。本发明通过将控制钳位晶体管开启和关断的电路结构分开，使得在ESD保护电路中电容-电阻模块的时间常数很小的情况下，使钳位晶体管有足够长的开启时间。
-
公开(公告)号：CN119302671A
公开(公告)日：2025-01-14
申请号：CN202411192788.0
申请日：2024-08-28
Applicant: 北京大学
IPC: A61B5/372 , A61B5/369 , A61B5/00 , G06F18/15 , G06F18/213 , G06F18/25 , G06F18/24 , G06N3/045 , G06F17/16
Abstract: 本发明涉及智能医疗领域，提供了一种基于脑电图通道内和通道间特征混合的癫痫发作预测方法，包括：获取原始脑电图，并对原始脑电图滤波和分割，生成多个脑电图窗口图像；将脑电图窗口图像输入多个特征混合模块进行特征提取，得到混合特征；每个特征混合模块包括通道内特征提取器和通道间特征提取器；通道内特征提取器用于融合各通道内的混合时间维度特征；通道间特征提取器用于融合通道间的混合空间维度特征；将混合特征输入到预测头进行分类，确定癫痫发作预测结果。本发明解决了现有技术中癫痫发作预测准确率低的缺陷，实现了高效准确地预测癫痫发作，提升预测模型的性能和泛化能力。
-
公开(公告)号：CN118982057A
公开(公告)日：2024-11-19
申请号：CN202410817967.2
申请日：2024-06-24
Applicant: 北京大学
IPC: G06N3/082 , G06N3/0464 , G06N3/063
Abstract: 本发明提供一种SNN加速器及SNN突触权重混合压缩存储方法，SNN加速器包括16个神经计算核，每个神经计算核均包括权重存储模块；16个神经计算核包括8个第一计算核、4个第二计算核和4个第三计算核，其中，第一计算核中的权重存储模块采用无权重压缩存储算法，第二计算核中的权重存储模块采用第一权重压缩存储算法，第三计算核中的权重存储模块采用第二权重压缩存储算法；无权重压缩存储算法用于对稠密性的突触权重阵列进行无权重压缩存储，第一权重压缩存储算法用于对第一稀疏性的突触权重阵列进行压缩存储，第二权重压缩存储算法用于对第二稀疏性的突触权重阵列进行压缩存储。本发明利用不同层间突触权重稀疏度差异设计多核异构的脉冲神经网络加速器，最大化矩阵压缩效率，提高了峰值算力、吞吐率和能效。
-
Patent Agency Ranking
公开(公告)号：CN118586341B
公开(公告)日：2024-11-12
申请号：CN202410795893.7
申请日：2024-06-19
Applicant: 北京大学
IPC: G06F30/367 , G06N3/082 , G06F111/04
Abstract: 本发明公布了一种基于改进尺寸剪枝的模拟集成电路尺寸自动设计方法，通过构建多任务神经网络预测尺寸参数在多个PVT角下的性能指标，构建基于最近采样的剪枝策略进行尺寸剪枝；实现PVT鲁棒的模拟集成电路尺寸自动设计，提高尺寸预测剪枝的准确度，提升PVT鲁棒的模拟集成电路尺寸设计效率。
-
公开(公告)号：CN118690691A
公开(公告)日：2024-09-24
申请号：CN202410726251.1
申请日：2024-06-06
Applicant: 北京大学
IPC: G06F30/30 , G06F30/27 , G06N5/04 , G06F17/16 , G06F7/57 , G06F119/02 , G06F117/02
Abstract: 本发明提供了一种基于统计特征的大语言模型推理近似容错方法，属于电子设计自动化与计算系统的可靠性设计技术领域。本发明利用大语言模型错误统计特征，划定模型不同计算单元的错误危险区域，将大语言模型部署在基于统计ABFT电路的脉动阵列加速器上，在模型推理中，利用统计ABFT电路收集错误的统计信息，并计算判定错误的严重程度以决定是否触发纠错重算，从而减少模型重算开销；本发明统计ABFT电路能实现低成本的错误统计特征收集和错误的严重程度的判定，实现可靠、高效的模型推理，具有广阔的应用前景。
-
公开(公告)号：CN118586341A
公开(公告)日：2024-09-03
申请号：CN202410795893.7
申请日：2024-06-19
Applicant: 北京大学
IPC: G06F30/367 , G06N3/082 , G06F111/04
Abstract: 本发明公布了一种基于改进尺寸剪枝的模拟集成电路尺寸自动设计方法，通过构建多任务神经网络预测尺寸参数在多个PVT角下的性能指标，构建基于最近采样的剪枝策略进行尺寸剪枝；实现PVT鲁棒的模拟集成电路尺寸自动设计，提高尺寸预测剪枝的准确度，提升PVT鲁棒的模拟集成电路尺寸设计效率。
-
公开(公告)号：CN118538803A
公开(公告)日：2024-08-23
申请号：CN202410518813.3
申请日：2024-04-28
Applicant: 北京大学
IPC: H01L31/0352 , H01L31/107 , H01L31/18
Abstract: 本发明提供一种单光子器件及其制作方法，涉及半导体技术领域，该单光子器件包括P型衬底、N型掩埋层和P外延层；N型掩埋层设置于P型衬底的上表面，P外延层设置于N型掩埋层的上表面；P外延层中设置有N型深阱区和至少两个指状单元，N型深阱区包括多个N型深阱子区，N型深阱子区与指状单元之间形成P外延层隔离区，P外延层隔离区作为虚设保护环；指状单元从上到下依次包括P+注入区、P型阱区、P型深阱区和P型掩埋层；指状单元与N型掩埋层构成指状近红外感光区；N型深阱子区中设置有N+注入区；N+注入区引出作为阳极，P+注入区引出作为阴极。本发明可以使器件具备近红外光子的波长选择性和高信噪比。
-
公开(公告)号：CN118538724A
公开(公告)日：2024-08-23
申请号：CN202410523066.2
申请日：2024-04-28
Applicant: 北京大学
IPC: H01L27/02 , H01L29/06 , H01L21/8222
Abstract: 本发明提供一种可控硅静电防护器件及其制作方法，涉及半导体技术领域，该可控硅静电防护器件包括：P型衬底；P型衬底中设置有位于外环的环状N型掩埋区和位于外环的包裹区域的从左到右依次排列的多个环状N型掩埋区；每个环状N型掩埋区中设置有环状N型深阱区，环状N型深阱区的上表面高于环状N型掩埋区的上表面；各环状N型深阱区中设置有N型阱区、多个P型阱区、P+注入区、N+注入区和场氧隔离区，形成由两个寄生PNP三极管、两个寄生NPN三极管和四个寄生电阻组成的具有两级正反馈效应的可控硅静电防护器件。本发明可以显著增强器件的电流释放能力并降低导通电阻，从而提高其失效电流。
-
-
-
-
-
-
-
-
-
Search Results
230
records
(took 0.025 seconds)
