公开(公告)号：CN103941178B

公开(公告)日：2017-07-18

申请号：CN201410165827.8

申请日：2014-04-23

Applicant: 北京大学

Inventor： 何燕冬 ,  艾雷 ,  张钢刚 ,  张兴

IPC: G01R31/317

Abstract: 本发明提供了一种检测集成电路制造工艺中工艺波动的检测电路，所述电路包括环振电路、时钟缓冲级、第一数级反相器链N以及第二数级反相器链P；所述环振电路为反相器级联构成；所述第一数级反相器链N为反相器级联，并挂载D触发器构成；所述第二数级反相器链P为反相器级联，并挂载D触发器构成。本发明的一种检测集成电路制造工艺中工艺波动的检测电路可以把NMOS和PMOS的波动分别测量出来，并以数字化的方式输出，方便读取数据，且有利于在片上进行集成，用于后续的工艺波动补偿。

公开(公告)号：CN103888129B

公开(公告)日：2017-01-18

申请号：CN201410088168.2

申请日：2014-03-11

Applicant: 北京大学

Inventor： 王源 ,  张雪琳 ,  贾嵩 ,  张钢刚 ,  张兴

IPC: H03K19/094

Abstract: 本发明公开了一种高速CML锁存器，所述CML锁存器在传统的CML锁存器的基础上增加一个NMOS晶体管，利用晶体管来提升锁存支路的偏置电流，从而使锁存支路达到更高的放大增益，起到提升电路速度的作用。本发明的高速CML锁存器相比于传统CML锁存器，其功耗增加了很少，工作频率高达15.2Hz，实现了在控制功耗的前提下提高工作速度的目的。

公开(公告)号：CN103997337B

公开(公告)日：2017-01-04

申请号：CN201410239798.5

申请日：2014-05-30

Applicant: 北京大学

Inventor： 王源 ,  甘善良 ,  贾嵩 ,  张钢刚 ,  张兴

IPC: H03L7/099

Abstract: 本发明公开了一种低功耗低相位噪声电感电容压控振荡器(LC-VCO)。本发明电感电容压控振荡器采用开关控制的并联NMOS交叉耦合负阻单元，这些开关同时控制电容阵列，使得在不同的电容阵列选通情况下，有适当的交叉耦合负阻被选通接入电路以提供振荡能量，而不必在不同的电容阵列选通情况下一直提供最大振荡能量，因此，可以降低电路功耗。另外，本发明压控振荡器采用不同偏置电压的可变电容并联组合，增加了可变电容的电容—电压线性度，从而降低了可变电容带来的相位噪声。

公开(公告)号：CN104682950A

公开(公告)日：2015-06-03

申请号：CN201410740717.X

申请日：2014-12-05

Applicant: 北京大学

Inventor： 贾嵩 ,  王子一 ,  刘黎 ,  王源 ,  张钢刚

IPC: H03K19/20

Abstract: 本发明公开了一种基于延时的双轨预充逻辑与非门电路以及异或门电路，通过对现有技术中基于延时的双轨预充逻辑与非门电路以及异或门电路的中PMOS晶体管或NMOS晶体管的位置变换以及增减PMOS晶体管或NMOS晶体管，实现对异或门和与非门电路的改进；改进后非门电路、异或门能实现更平衡的功耗、更快的速度、更低的功耗，同时更好的抗击差分功耗攻击。

公开(公告)号：CN102751992B

公开(公告)日：2015-02-11

申请号：CN201210254339.5

申请日：2012-07-20

Applicant: 北京大学

Inventor： 王源 ,  郭广亮 ,  苏炜 ,  贾嵩 ,  张钢刚 ,  张兴

IPC: H03M1/66

Abstract: 本发明涉及动态元素匹配编码技术领域，公开了一种动态元素匹配编码方法，包括以下步骤：S1、输入数字信号；S2、将所述数字信号分为两部分L和R，设置指向所述数字信号中各元素的指针，并利用所设置的指针分别对L和R进行动态元素匹配编码，输出对应于L的M1个元素C1到CM1以及对应于R的M-M2+1个元素CM2到CM，其中M、M1、M2均为正整数，且M1是对M/2进行截尾取整得到的数。本发明能够在将失配引起的失真转换为噪声的同时，减小每个采样周期的开关跳变数。

公开(公告)号：CN102636678B

公开(公告)日：2015-01-21

申请号：CN201210104045.4

申请日：2012-04-10

Applicant: 北京大学

Inventor： 洪杰 ,  何燕冬 ,  张钢刚 ,  张兴

IPC: G01R19/00

Abstract: 本发明涉及集成电路技术领域，提供了一种阈值电压退化测量电路。所述电路包括两个串联的MOS管；其中，第一MOS管为被测管，第一MOS管的栅极连接第一直流电压，源极和衬底同时连接源极电压，漏极连接输出端；第二MOS管的栅极和漏极同时连接第二直流电压，源极和衬底同时连接输出端。在本发明的方案中，提出了一种结构简单的阈值电压退化测量电路，其电路只包含两个串联的MOS管，只需测量输出端的电压变化即可直接测量被测管的阈值电压退化情况，只涉及一个物理量的获取且无需进行二次处理和分析，因此本发明的技术方案结构简单、操作方便、节省时间、结果精确直观且易于实现。

公开(公告)号：CN104051505A

公开(公告)日：2014-09-17

申请号：CN201410283340.X

申请日：2014-06-23

Applicant: 北京大学

Inventor： 王源 ,  张立忠 ,  陆光易 ,  贾嵩 ,  张钢刚 ,  张兴

IPC: H01L29/06 ,  H01L29/78 ,  H01L23/60

CPC classification number: H01L29/7816 ,  H01L23/60 ,  H01L29/0684

Abstract: 本发明涉及集成电路的静电放电保护技术领域，尤其涉及一种LDMOS ESD器件。本发明的LDMOS ESD器件在源漏区的下方引入P+掺杂区，使得在LDMOS ESD器件获得更高的二次击穿电流。当ESD冲击发生时，寄生的晶体管作为主要静电放电器件，使得新型LDMOS ESD器件的单位面积静电放电电流增大，从而获得高的ESD保护水平。另外，本发明的LDMOS ESD器件的触发电压由LDMOS晶体管P+掺杂层的引入，实现了触发电压可调节。

公开(公告)号：CN102522386B

公开(公告)日：2014-06-11

申请号：CN201110397002.5

申请日：2011-12-02

Applicant: 北京大学

Inventor： 何燕冬 ,  洪杰 ,  张钢刚 ,  张兴

IPC: H01L23/544 ,  G01R31/26

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种栅氧化层界面陷阱密度测试结构及测试方法，涉及MOS器件质量、可靠性测试技术领域，所述测试结构包括n型MOSFET及对应的p型栅氧化层电容，或者p型MOSFET及对应的n型栅氧化层电容；所述n型MOSFET与其对应的p型栅氧化层电容，以及p型MOSFET与其对应的n型栅氧化层电容共用栅极。本发明采用同一测试结构便可完成对n和p型MOS器件栅氧化层界面陷阱密度的测试，且缩短了测量时间、提高了测试效率，降低了测试成本。

公开(公告)号：CN102185305B

公开(公告)日：2014-02-26

申请号：CN201110129544.4

申请日：2011-05-18

Applicant: 北京大学

Inventor： 陆光易 ,  王源 ,  贾嵩 ,  张钢刚 ,  张兴

IPC: H02H9/04

Abstract: 本发明涉及集成电路芯片静电放电保护技术领域，特别涉及一种高可靠性电源钳位ESD保护电路，该ESD保护电路包括：依次连接的电容-电阻模块(1)、钳位晶体管开启模块(2)、以及钳位晶体管(4)，还包括：钳位晶体管关断模块(3)，分别与所述电容-电阻模块(1)和钳位晶体管(4)连接。本发明通过将控制钳位晶体管开启和关断的电路结构分开，使得在ESD保护电路中电容-电阻模块的时间常数很小的情况下，使钳位晶体管有足够长的开启时间。

公开(公告)号：CN103227635A

公开(公告)日：2013-07-31

申请号：CN201310156562.0

申请日：2013-04-28

Applicant: 北京大学

Inventor： 贾嵩 ,  吕世公 ,  刘黎 ,  王源 ,  张钢刚

IPC: H03K19/0948

Abstract: 本发明公开了一种高速低功耗的CMOS全加器及其运算方法，所述全加器包括：异或和同或产生电路、进位输出电路和求本位和电路；异或和同或产生电路用于产生中间信号：异或信号P和同或信号异或和同或产生电路和进位输出电路共同产生进位输出信号；异或和同或产生电路、进位输出电路和求本位和电路共同产生CMOS全加器的本位和输出信号。本发明在保证传统CMOS全加器良好的驱动能力和健壮性的同时，减少全加器的中间节点和电容，减小输入信号的负载，减少使用晶体管的数量，在提高速度的同时，也降低功耗。当全加器单元构成Ｎ位纹波进位加法器链的时候，这种高速和低功耗的优势将更加明显。