公开(公告)号：CN102420586A

公开(公告)日：2012-04-18

申请号：CN201110452943.4

申请日：2011-12-29

Applicant: 北京大学

Inventor： 贾嵩 ,  宋京京 ,  刘黎 ,  李涛 ,  徐越 ,  王源

IPC: H03K3/012

Abstract: 本发明公开了一种时钟门控制电路，设计集成电路设计技术领域，该电路包括：一个PMOS管和一个NMOS管，所述PMOS管的栅极和NMOS管的栅极相连，形成用于连接外部时钟信号的时钟端，所述PMOS管的非栅极的一端与所述NMOS管的非栅极的一端相连，形成用于连接触发器的时钟端，PMOS管未连接的一端用于形成连接触发器的数据端，NMOS管未连接的一端用于形成连接触发器的输出端。还公开了一种基于上述时钟门控制电路的触发器。本发明的时钟门控制电路使得接入触发器的时钟信号不会随触发器的D输入端改变，且采用的MOS管数量少，减小了电路面积和功耗。

公开(公告)号：CN104954044A

公开(公告)日：2015-09-30

申请号：CN201410122885.2

申请日：2014-03-28

Applicant: 北京大学

Inventor： 冯建华 ,  宋京京 ,  叶红飞 ,  闫鹏 ,  张兴

IPC: H04B3/46

Abstract: 本发明公开了一种基于BIST(内建自测试)的高速串行IO接口抖动容限测试方法和电路。该电路主要由CDR电路模块、抖动注入模块和误码检测模组成。在高速串行IO接口接收端的CDR电路中加入抖动注入模块和误码检测模块，可实现接收端抖动容限的自测试，其中抖动注入模块包含Jitter Memory、相位内插器PI和PRBS(伪随机二进制序列)电路，用于产生包含抖动信息的测试序列；误码检测模块包括序列检测器(PRBS Checker)、XOR门和误码计数器(Error Detection)，用于检测误码并得到误码数。本发明基于BIST对接收端抖动容限进行自测试，可实现不同类型的抖动注入，如RJ(随机抖动)、PJ(周期抖动)、DCD(占空比失真)等，BIST电路实现简单，有效地缩短测试时间和降低测试成本，可应用于各种类型的高速串行IO接口电路，具有较强的实用性。