-
公开(公告)号:CN109632855B
公开(公告)日:2020-05-05
申请号:CN201811358362.2
申请日:2018-11-15
Applicant: 北京大学
IPC: G01N23/2251
Abstract: 本发明公布了一种化合物半导体中替代阳离子位置的杂质缺陷浓度的检测方法。首先制备用于确定化合物半导体中替代阳离子位置的杂质缺陷浓度的原生样品,然后将部分原生样品进行退火操作,制得退火样品;利用高温退火操作实现替代阳离子位置的杂质发生从阳离子位置到阴离子位置或间隙位置的转变,进而通过正电子湮没谱技术的多普勒展宽谱测量化合物半导体原生样品和退火样品中的阳离子空位浓度的差异,最终确定化合物半导体中替代阳离子位置的杂质缺陷浓度。本发明方法简单且快捷有效,能够精确地确定化合物半导体中替代阳离子位置的杂质缺陷浓度,对于研究化合物半导体材料中的替代阳离子位置的杂质缺陷浓度及其对器件应用的影响将发挥重要的作用。
-
公开(公告)号:CN109632855A
公开(公告)日:2019-04-16
申请号:CN201811358362.2
申请日:2018-11-15
Applicant: 北京大学
IPC: G01N23/225
Abstract: 本发明公布了一种化合物半导体中替代阳离子位置的杂质缺陷浓度的检测方法。首先制备用于确定化合物半导体中替代阳离子位置的杂质缺陷浓度的原生样品,然后将部分原生样品进行退火操作,制得退火样品;利用高温退火操作实现替代阳离子位置的杂质发生从阳离子位置到阴离子位置或间隙位置的转变,进而通过正电子湮没谱技术的多普勒展宽谱测量化合物半导体原生样品和退火样品中的阳离子空位浓度的差异,最终确定化合物半导体中替代阳离子位置的杂质缺陷浓度。本发明方法简单且快捷有效,能够精确地确定化合物半导体中替代阳离子位置的杂质缺陷浓度,对于研究化合物半导体材料中的替代阳离子位置的杂质缺陷浓度及其对器件应用的影响将发挥重要的作用。
-
公开(公告)号:CN102420587A
公开(公告)日:2012-04-18
申请号:CN201110457470.7
申请日:2011-12-30
Applicant: 北京大学
IPC: H03K3/012
Abstract: 本发明公开了一种脉冲型D触发器,包括:预充电路、求值电路、脉冲信号控制管、锁存电路,所述预充电路包括:分别连接所述求值电路的第一PMOS管和第二PMOS管,所述第一PMOS管和第二PMOS管的栅极用于接脉冲信号,非栅极的一端均用于接电源信号,其特征在于,还包括第三PMOS管和第四PMOS管的栅极用于分别连接输入信号或输入信息号的非,所述第三PMOS管非栅极的一端与所述第一PMOS管中连接到求值电路的一端连接,所述第四PMOS管非栅极的一端与所述第二PMOS管中连接到求值电路的一端连接,所述第三PMOS管和第四PMOS管非栅极的另一端均用于接电源信号。本发明的脉冲型D触发器相对于传统的D触发器提高了工作速度,降低了功耗,同时增强了电路工作的稳定性。
-
公开(公告)号:CN102420585A
公开(公告)日:2012-04-18
申请号:CN201110372108.X
申请日:2011-11-21
Applicant: 北京大学
Abstract: 本发明公开了一种双边沿脉冲D触发器,包括源极与电源连接的预充MOS管、源极接地并且栅极接脉冲控制信号的脉冲控制MOS管、以及连接于所述预充MOS管的漏极和所述脉冲控制MOS管的漏极之间并具有求值输入端或输出端的求值MOS管,所述预充MOS管的栅极接所述脉冲控制信号。本发明在整个触发器求值的过程中,无论输出值是否需要翻转,电路都不会形成电源到地的通路,降低了电路的功耗;同时,由于求值时预充管关断,使得节点电平更快地放电,可以使电路的工作速度加快。
-
-
公开(公告)号:CN102426846A
公开(公告)日:2012-04-25
申请号:CN201110404911.7
申请日:2011-12-07
Applicant: 北京大学
IPC: G11C7/06
Abstract: 本发明公开了一种基于灵敏放大器的触发器,涉及集成电路设计技术领域,该触发器包括:电源端口,时钟端口、放大采样电路、与所述放大采样电路连接的保持电路,所述电源端口和时钟端口分别用于连接电源和时钟,向各电路提供电源和时钟信号,所述保持电路中包括两个对称设置的反相器,还包括与电源端口和所述反相器连接的控制管,用于在误导通阶段切断电源与所述触发器的连接。本发明的触发器在不影响电路逻辑的情况下有效地避免了从电源到地的直流通路,从而降低了功耗。
-
公开(公告)号:CN102420586A
公开(公告)日:2012-04-18
申请号:CN201110452943.4
申请日:2011-12-29
Applicant: 北京大学
IPC: H03K3/012
Abstract: 本发明公开了一种时钟门控制电路,设计集成电路设计技术领域,该电路包括:一个PMOS管和一个NMOS管,所述PMOS管的栅极和NMOS管的栅极相连,形成用于连接外部时钟信号的时钟端,所述PMOS管的非栅极的一端与所述NMOS管的非栅极的一端相连,形成用于连接触发器的时钟端,PMOS管未连接的一端用于形成连接触发器的数据端,NMOS管未连接的一端用于形成连接触发器的输出端。还公开了一种基于上述时钟门控制电路的触发器。本发明的时钟门控制电路使得接入触发器的时钟信号不会随触发器的D输入端改变,且采用的MOS管数量少,减小了电路面积和功耗。
-
-
-
-
-
-