-
公开(公告)号：CN109728161B
公开(公告)日：2020-10-09
申请号：CN201811566355.1
申请日：2018-12-19
Applicant: 北京大学
Abstract: 本发明公开了一种基于CMOS工艺平台的氧化物忆阻器及其制备方法，在不影响CMOS电路性能和可靠性的前提下，通过专门设计的工艺流程在片上集成性能良好、稳定的忆阻器，解决了忆阻器阵列与传统CMOS电路集成的问题，并可有效解决置位过冲电压和泄露电流的问题。通过本发明的方法可以利用忆阻器的高集成度、低功耗等特性来制作阻变存储芯片，更进一步可利用忆阻器的缓变特性等来实现AI芯片的制作，对未来阻变存储器芯片和基于阻变存储器的AI芯片研究都有着重要的意义。
-
公开(公告)号：CN110783453A
公开(公告)日：2020-02-11
申请号：CN201910903216.1
申请日：2019-09-24
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明提供一种双模阻变存储器，包括衬底和位于衬底上的底电极-阻变层-自选择层-顶电极结构。本发明还提供一种双模阻变存储器的制备方法，包括如下步骤：1)定义底电极图形，按照该图形在衬底上制备底电极；2)采用PVD、ALD或CVD的方法在底电极上淀积阻变层；3)采用PVD或ALD的方法在阻变层上淀积自选择层，并施加退火处理工序；4)定义底电极引出孔图形，按照该图形在阻变层和自选择层刻蚀出底电极引出孔；5)定义顶电极图形，按照该图形在自选择层上制备顶电极。本发明基于采用传统CMOS工艺来实现具有自选择的阻变存储器件，以期降低甚至消除阻变存储器的crossbar结构中存在的串扰问题。
-
公开(公告)号：CN110751279A
公开(公告)日：2020-02-04
申请号：CN201910822008.9
申请日：2019-09-02
Applicant: 北京大学
Abstract: 本发明涉及一种铁电电容耦合神经网络电路结构及神经网络中向量与矩阵的乘法运算方法。该铁电电容耦合神经网络电路结构包括基于铁电电容的权值阵列，以及与权值阵列连接的外部电路结构；权值阵列的每一个权值单元包含一个场效应晶体管和一个铁电电容。外部电路结构包括多路选择器和神经元电路。将训练好的神经网络的权值预先写入到权值矩阵中；使用互补时钟控制多路选择器和神经元电路中的开关，实现神经网络中向量与矩阵的乘法运算。本发明利用铁电电容的非易失多值特性，通过电容电荷积累与电荷重分配的特性，可以高速度、低功耗地完成向量与矩阵的乘法，电路结构简单，与现有CMOS工艺兼容，对未来神经网络加速芯片的研究有着重要意义。
-
公开(公告)号：CN110718569A
公开(公告)日：2020-01-21
申请号：CN201910822009.3
申请日：2019-09-02
Applicant: 北京大学
Abstract: 本发明涉及一种基于阻变存储器的1T2R存储单元及其制备方法。该基于阻变存储器的1T2R存储单元包括一个MOSFET晶体管和两个阻变存储器，所述两个阻变存储器位于所述MOSFET晶体管的漏端，与所述MOSFET晶体管串联。所述MOSFET晶体管的漏端连接两根位线，所述两根位线分别和所述两个阻变存储器连接；所述两根位线中当一根位线为高电平时另外一根位线处于低电平。本发明充分利用了因为引入MOSFET所带来的阻变存储器阵列的面积冗余，使得在相同存储精度下，存储容量提高一倍，或者在相同存储容量下，存储精度提高一倍，对未来阻变存储器高密度集成有着重要的意义。
-
公开(公告)号：CN109994501A
公开(公告)日：2019-07-09
申请号：CN201811492146.7
申请日：2018-12-07
Applicant: 北京大学
Abstract: 本发明提出一种集成传统CMOS电路的阻变存储器及其制备方法，基于传统CMOS工艺实现金氧半场效晶体管和阻变存储器串联单元与逻辑引出孔结构，通过专门设计的工艺流程在不影响CMOS电路性能和可靠性的前提下，在片上集成性能良好、稳定的阻变存储器，这一结构解决了阻变存储器阵列与传统CMOS电路集成的问题，并可有效解决置位过冲电压和泄露电流的问题。
-
Patent Agency Ranking
公开(公告)号：CN106229407B
公开(公告)日：2019-05-14
申请号：CN201610809598.8
申请日：2016-09-08
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明提供一种高一致性的阻变存储器件及其制备方法，属于CMOS超大规模集成电路技术领域。该阻变存储器包括衬底和位于衬底上的下电极‑阻变薄膜‑上电极结构，下电极位于衬底之上，上、下电极之间为阻变薄膜，所述阻变薄膜的局部掺杂金属，所述掺杂区域为器件工作区域的50％—10％。本发明阻变存储器的到底通道更加容易在局域化掺杂的区域形成熔断，从而将导电通道的随机产生与熔断限定在局部掺杂的区域内，有效降低了导电通道的随机性，从而提高阻变存储器的一致性。
-
公开(公告)号：CN109728161A
公开(公告)日：2019-05-07
申请号：CN201811566355.1
申请日：2018-12-19
Applicant: 北京大学
Abstract: 本发明公开了一种基于CMOS工艺平台的氧化物忆阻器及其制备方法，在不影响CMOS电路性能和可靠性的前提下，通过专门设计的工艺流程在片上集成性能良好、稳定的忆阻器，解决了忆阻器阵列与传统CMOS电路集成的问题，并可有效解决置位过冲电压和泄露电流的问题。通过本发明的方法可以利用忆阻器的高集成度、低功耗等特性来制作阻变存储芯片，更进一步可利用忆阻器的缓变特性等来实现AI芯片的制作，对未来阻变存储器芯片和基于阻变存储器的AI芯片研究都有着重要的意义。
-
公开(公告)号：CN104362251B
公开(公告)日：2017-01-04
申请号：CN201410601162.0
申请日：2014-10-30
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明公开了一种阻变存储器及其制备方法，属于CMOS超大规模集成电路(ULSI)技术领域。该阻变存储器包括一衬底，衬底上设置绝缘层和底电极，在底电极上设有隔离层和第一层阻变薄膜，所述隔离层形成凹槽状器件区域，所述第一层阻变薄膜淀积在隔离层的凹槽内为U型状，第一层阻变薄膜的外侧壁与凹槽内侧壁之间为真空隔离层，第二层阻变薄膜覆盖在第一层阻变薄膜和隔离层上封闭了上述真空隔离层，顶电极设置在第二层阻变薄膜上。本发明在常规RRAM制备工艺基础上结合侧墙制备和腐蚀工艺，较方便地制得真空隔离层，有效抑制阻变器件与周围隔离材料的氧交换，并自然形成双层结构，进而极大的提高阻变器件的保持特性、耐久性和一致性。
-
公开(公告)号：CN106098932A
公开(公告)日：2016-11-09
申请号：CN201610425841.6
申请日：2016-06-16
Applicant: 北京大学
IPC: H01L45/00
CPC classification number: H01L45/146 , H01L45/1616
Abstract: 本发明公开了一种线性缓变忆阻器及其制备方法，该忆阻器在电极和阻变材料的界面处插入了一层对离子扩散速率具有调制效应的扩散调制层，本发明使得忆阻器导电细丝的形成和熔断处的离子扩散速率可以通过插入的扩散调制层达到不同的调制效果，从而实现对忆阻器特性的优化，使器件展现出阻值连续线性变化且更趋近于生物突触的特性。同时，器件具有低功耗及制备工艺与传统CMOS工艺相兼容的优点，对于神经网络计算硬件的最终实现有着重要的意义。
-
公开(公告)号：CN103258957B
公开(公告)日：2016-05-25
申请号：CN201310174160.3
申请日：2013-05-13
Applicant: 北京大学
CPC classification number: H01L51/0591 , G11C13/0014 , G11C13/0016 , H01L51/0035 , H01L51/102 , H01L2251/301 , H01L2251/303 , H01L2251/308
Abstract: 本发明公布了一种有机阻变存储器及其制备方法。所述器件以硅为衬底，器件单元为MIM电容结构，采用上下层状结构，该MIM结构的顶电极为Al，底电极为ITO，中间功能层为聚对二甲苯，其特征是，功能层的聚对二甲苯层分多次进行淀积，每两次聚对二甲苯的淀积之间进行一次Al2O3的ALD淀积，通过控制Al2O3淀积面积来形成有利于导电通道形成的薄弱区域，从而控制器件的电学特性。采用本发明，在不改变器件基本结构的条件下，有效地提高了器件的重复操作的一致性和不同器件之间的一致性。
-
-
-
-
-
-
-
-
-
Search Results
183
records
(took 0.036 seconds)
