公开(公告)号：CN1913175A

公开(公告)日：2007-02-14

申请号：CN200610094197.5

申请日：2006-06-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王志豪 ,  王大维

IPC: H01L29/78 ,  H01L27/092 ,  H01L21/336 ,  H01L21/8238

CPC classification number: H01L21/823807 ,  H01L21/823814 ,  H01L21/823864 ,  H01L29/165 ,  H01L29/66507 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/7833 ,  H01L29/7834 ,  H01L29/7848

Abstract: 本发明提供一种半导体元件及其形成方法，可减少栅极间隔物下的凹陷。上述的半导体元件包括一栅极结构于基板上、一侧壁间隔物于栅极结构的侧壁、一小于30埃的凹陷区域于侧壁间隔物下、以及至少部分位于基板中且邻接凹陷区域的硅合金区域。硅合金区域的厚度实质上大于30纳米。在移除栅极结构上的硬掩模时保护基板，可减少凹陷区域的深度。上述的半导体元件较佳为p型金属氧化物半导体元件。上述半导体形成方法可减少金属氧化物半导体元件的接面深度，可改善短沟道效应并增加元件驱动电流。

公开(公告)号：CN1897303A

公开(公告)日：2007-01-17

申请号：CN200610001770.3

申请日：2006-01-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王志豪 ,  王大维 ,  蔡庆威

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7843 ,  H01L29/41766 ,  H01L29/456 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833 ,  Y10S257/90

Abstract: 本发明提供一种半导体装置及其形成方法，此半导体装置包括基底，栅极电极形成于基底上，栅极间隔物形成于栅极电极的两侧，源/漏极区域形成于基底中，以及导电区域形成于源/漏极区域上，导电区域包括第一导电区域以及第二导电区域，其中第二导电区域形成于第一导电区域以及栅极间隔物之间，第一导电区域的顶部表面是低于第二导电区域的顶部表面，且上述二顶部表面相差一台阶的高度。本发明所述半导体装置及其形成方法，在沟道区域中的拉伸应力得到提升的同时，亦能有效抑制电流拥挤效应的发生，使装置的驱动电流得以改善，且装置的漏电流亦可得以降低。

公开(公告)号：CN1815756A

公开(公告)日：2006-08-09

申请号：CN200510135258.3

申请日：2005-12-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王志豪 ,  陈尚志

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L21/0217 ,  H01L21/28176 ,  H01L21/28194 ,  H01L21/28247 ,  H01L21/3144 ,  H01L21/3185 ,  H01L29/4983 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66636 ,  Y10S438/954

Abstract: 本发明提供一种半导体元件及其制造方法，具体涉及一种具有高介电值栅极介电层的半导体元件制造过程中，抑制次氧化物形成的一种系统及方法。在一例子中，金属氧化物半导体晶体管是包含一栅极结构，包含一高介电值栅极介电层及一栅极电极。在此例子中，一氮化层覆盖于栅极上以于制造过程中防止氧进入结构中，然而需足够薄以于制造过程中具有效的穿透性；亦需足够厚以阻挡杂质渗透。本发明所述半导体元件及其制造方法，在半导体元件的制造过程中，可抑制次氧化层的形成。

公开(公告)号：CN1801468A

公开(公告)日：2006-07-12

申请号：CN200510125166.7

申请日：2005-11-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王志豪 ,  王大维 ,  胡正明

IPC: H01L21/336 ,  H01L21/82

CPC classification number: H01L29/7833 ,  H01L29/105 ,  H01L29/66492 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6659

Abstract: 本发明提供一种集成电路(IC)的制造方法，可在口袋掺杂与延伸掺杂完成后，于栅极侧壁形成超低温间隙壁；也可在超晕圈形成后，进行高斜角的延伸掺杂；或可在延伸掺杂后，进行固相外延，再进行低温制程，或者也可在进行口袋掺杂后，先进行热回火，然后再进行上述的延伸掺杂步骤；或者可先进行高能量低剂量的倾斜源极/漏极掺杂，再进行高剂量的源极/漏极掺杂。

公开(公告)号：CN1599078A

公开(公告)日：2005-03-23

申请号：CN200410048134.7

申请日：2004-06-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  王志豪 ,  胡正明

IPC: H01L29/78 ,  H01L27/092 ,  H01L21/76 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L21/28052 ,  H01L21/28097 ,  H01L21/31053

Abstract: 一具有多个硅化的多晶硅结构的半导体组件，其中是提供所述多晶硅结构一大致均匀的硅化反应。闲置多晶硅结构于硅化反应前形成于基底上，其可允许芯片表面得以平坦而不致产生一过度凹陷处，并导致参与硅化反应的金属量于不同多晶硅结构中大致均匀地分布。

公开(公告)号：CN120091614A

公开(公告)日：2025-06-03

申请号：CN202510133708.2

申请日：2025-02-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄宗翰 ,  张荣宏 ,  陈仕承 ,  姚茜甯 ,  蔡佳澄 ,  江国诚 ,  王志豪

IPC: H10D62/10 ,  H10D84/85 ,  H10D84/03

Abstract: 提供了半导体结构及其制造方法。半导体结构包括彼此垂直分隔开的沟道结构以及包裹沟道结构的栅极结构。半导体结构还包括形成在沟道结构下方的栅极结构的第一侧壁上方的第一多孔层以及附接至沟道结构的源极/漏极结构。此外，源极/漏极结构通过第一气隙与第一多孔层横向分隔开。

公开(公告)号：CN120089659A

公开(公告)日：2025-06-03

申请号：CN202510141488.8

申请日：2025-02-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谌俊元 ,  苏焕杰 ,  王志豪

IPC: H01L23/528 ,  H01L23/522 ,  H10D84/83 ,  H10D84/01 ,  H10D86/00 ,  H10D86/01 ,  H10D62/10 ,  H01L21/768

Abstract: 本公开的实施例提供了半导体器件结构及其形成方法，该结构包括设置在两个衬底部分之间的第一导电部件，设置在第一导电部件上方的第二导电部件，设置在第一导电部件上方的第三导电部件，以及设置在第一导电部件上方的第四导电部件。第四导电部件包括设置在第二导电部件和第三导电部件上方的顶部部分和设置在第二导电部件和第三导电部件之间的底部部分，并且第一导电部件、第二导电部件、第三导电部件和第四导电部件电连接。

公开(公告)号：CN110943042B

公开(公告)日：2025-05-13

申请号：CN201910822738.9

申请日：2019-09-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志昌 ,  吴伟豪 ,  余佳霓 ,  王志豪 ,  江国诚

IPC: H10D84/03

Abstract: 本发明提供一种半导体装置及集成电路的制作方法，在一些例子中，集成电路的制作方法包括接收工件，且工件包括基板与自基板延伸的多个鳍状物，形成第一层于鳍状物的每一者的侧表面上，使第一层界定的沟槽延伸于鳍状物之间，形成切割结构于沟槽中，形成第一栅极结构于鳍状物的第一鳍状物上，并形成第二栅极结构于鳍状物的第二鳍状物上，使切割结构位于第一栅极结构与第二栅极结构之间。

公开(公告)号：CN113517276B

公开(公告)日：2025-03-04

申请号：CN202110307557.X

申请日：2021-03-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  朱熙甯 ,  程冠伦 ,  王志豪 ,  庄正吉

IPC: H10D84/83 ,  H10D84/85 ,  H10D84/03

Abstract: 半导体结构包括：源极部件；漏极部件；一个或多个沟道层，连接源极部件与漏极部件；以及栅极结构，在源极部件与漏极部件之间。该栅极结构与一个或多个沟道层中的每一个接合。该半导体结构还包括：第一源极硅化物部件，在源极部件上方；源极接触件，在第一源极硅化物部件上方；第二源极硅化物部件，在源极部件下方；通孔，在第二源极硅化物部件下方；以及电源轨，在通孔下方。第一源极硅化物部件和第二源极硅化物部件在截面图中完全包围源极部件。电源轨是背侧电源轨。本申请的实施例还涉及形成半导体结构的方法。

公开(公告)号：CN114078953B

公开(公告)日：2025-02-11

申请号：CN202111147395.4

申请日：2021-09-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑嵘健 ,  江国诚 ,  朱熙甯 ,  陈冠霖 ,  王志豪 ,  程冠伦

IPC: H10D30/01 ,  H10D30/62 ,  H10D62/10

Abstract: 公开了半导体结构及其制造方法。示例性制造方法包括：提供工件，该工件包括衬底、衬底上方的隔离部件、穿过隔离部件突出的第一鳍形结构以及穿过隔离部件突出的第二鳍形结构；在第一鳍形结构和第二鳍形结构之间形成介电鳍；以及分别在第一鳍形结构和第二鳍形结构上方形成第一栅极结构和第二栅极结构。示例性制造方法也包括：从工件的背侧蚀刻隔离部件以形成暴露介电鳍的沟槽；从工件的背侧蚀刻介电鳍以形成延伸沟槽；以及在延伸沟槽上方沉积密封层。密封层覆盖第一栅极结构和第二栅极结构之间的气隙。本申请的实施例还涉及半导体器件及其形成方法。