-
公开(公告)号:CN210866181U
公开(公告)日:2020-06-26
申请号:CN201921951579.4
申请日:2019-11-12
Applicant: 珠海格力电器股份有限公司
IPC: H01L29/06
Abstract: 本实用新型提供了一种元胞结构以及功率器件,涉及功率半导体领域。元胞结构,包括:第一绝缘部,第一绝缘部具有一端开口的容纳槽;第一介质部,第一介质部设置于容纳槽的底部;第二介质部,第二介质部设置于容纳槽内,且位于第一介质部远离底面的一侧;第二绝缘部,设置于第一介质部和第二介质部之间。本实用新型提供的元胞结构,在容纳槽内设有被第二绝缘部隔开且相互绝缘的第一介质部和第二介质部。如此,第一介质部相当于在容纳槽的底部设置了一个额外的电极板,使整个沟槽底部区域的电场分布较为平缓,有效的解决了沟槽底部电场集中的问题,使得此处发生电场击穿的概率大大降低,有效的提高了器件的可靠性和稳定性。
-
公开(公告)号:CN210628308U
公开(公告)日:2020-05-26
申请号:CN201921770901.3
申请日:2019-10-21
Applicant: 珠海格力电器股份有限公司
IPC: H01L27/06 , H01L21/8258
Abstract: 本实用新型涉及芯片技术领域,公开了一种集成芯片,该集成芯片,包括:晶圆层,晶圆层包括第一单晶硅层、第二单晶硅层以及中间的二氧化硅介质层,第一单晶硅层形成有第一芯片;还包括依次形成于第一单晶硅层上的第一介质层、第一金属部,第一金属部与对应的第一芯片的电连接部之间通过过孔电性连接;还包括依次形成于第二单晶硅层上的第二芯片器件层、第二介质层、第二金属部,第二芯片器件层形成第二芯片,第二金属部与对应的第二芯片的电连接部之间通过过孔电性连接;第二金属部通过过孔与对应的第一金属部电性连接。该集成芯片将相同或不同的多个芯片集成于晶圆的两侧,简化了芯片之间的连接且体积小。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号:CN209056500U
公开(公告)日:2019-07-02
申请号:CN201822020863.1
申请日:2018-12-03
Applicant: 珠海格力电器股份有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本实用新型涉及功率半导体芯片技术领域,公开了一种绝缘栅双极型晶体管,该晶体管中包括衬底,衬底上设有集电极层和器件层,器件层在衬底上的投影包括至少两个相对的侧边与集电极层在衬底上投影的边缘具有设定距离,器件层外表面包覆有介质层,介质层背离器件层一侧形成有发射极键合金属层,集电极层背离衬底一侧位于器件层以外区域内设有集电极键合金属层。上述晶体管中,当对晶体管通电时,电子依次经过发射极键合金属层、器件层、集电极层、集电极键合金属层,实现电流导通,从而电流的通过路径不经过衬底,使得晶体管中可以采用较厚的衬底来承载超薄器件层,不需要采用超薄的减薄工艺和相关的复杂步骤,降低了制造成本以及制造难度。
-
公开(公告)号:CN208848895U
公开(公告)日:2019-05-10
申请号:CN201821859361.1
申请日:2018-11-12
Applicant: 珠海格力电器股份有限公司
IPC: H01L23/48 , H01L23/00 , H01L29/06 , H01L29/739 , H01L21/48 , H01L21/331
Abstract: 本实用新型提供了一种元胞结构、功率半导体器件及电子设备,该元胞结构基材,设置在所述基材上的多个单排排列的沟槽,其中,至少部分所述沟槽内设置有横向加强侧壁;且所述沟槽的侧壁上设置有用于将被所述横向加强侧壁封堵的沟槽与其他沟槽导电连通的缺口。通过在形成的沟槽中部分增加横向加强侧壁来增强整个元胞结构的整体强度,并且通过设置的缺口使得沟槽导电连通,从而可以在开设比较密集的沟槽,提高功率半导体器件的性能。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号:CN207038529U
公开(公告)日:2018-02-23
申请号:CN201720982042.9
申请日:2017-08-07
Applicant: 珠海格力电器股份有限公司
IPC: H01L29/739 , H01L21/331
Abstract: 本实用新型公开了一种沟槽栅IGBT,在沟槽栅IGBT的第一沟槽栅上设置一接触区,在制作隔离层时仅仅对隔离层对应该第一接触区的部分进行刻蚀挖空,而无需对隔离层对应第一沟槽栅其他区域的部分进行刻蚀挖空处理,保证第一沟槽栅的顶面边缘与沟槽栅衬底结构的表面接触部分质量较高,改善沟槽栅IGBT容易出现漏电的问题,提高其可靠性。此外,本实用新型提供的沟槽栅IGBT无需增加相邻沟槽栅之间的间距,因而沟槽栅IGBT的沟槽栅的密度可以优化为较大的密度,保证沟槽栅IGBT的饱和电流密度较高。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号:CN215815865U
公开(公告)日:2022-02-11
申请号:CN202121614626.3
申请日:2021-07-15
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
IPC: H01L23/498 , H01L25/00
Abstract: 本申请涉及电力电子技术领域,具体而言,涉及一种半导体模块及封装结构,包括相互连接的第一组件和第二组件,其中:第一组件包括第一基板,第一基板上设置有功率芯片;第二组件包括设置于第一基板上的第二基板,第二基板上设置有控制芯片和引脚。本实用新型提供了一种将控制芯片设置于第二基板上,通过第二基板同时作为控制芯片和引脚的载体,减小了封装过程中高度方向上的公差累积,同时还可以减小制作难度和制作成本。
-
公开(公告)号:CN215183859U
公开(公告)日:2021-12-14
申请号:CN202120431030.3
申请日:2021-02-25
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
IPC: H01L21/48 , H01L23/495
Abstract: 本实用新型涉及电子器件技术领域,公开了一种智能功率模块,智能功率模块包括基板,基板上设有芯片、多个导电引脚,导电引脚的一端与芯片连接,另一端的端部形成焊接脚;外部引脚框架,外部引脚框架包括多个与多个焊接脚一一对应的引线,引线的一端的端部形成有连接结构;每组相互对应的连接结构和焊接脚中,连接结构包括:连接部、以及位于分别连接部两侧并朝向基板延伸的支撑部,支撑部的排列方向与焊接脚的排列方向相同,两个支撑部之间形成容纳空间,焊接脚位于两个支撑部之间。该智能功率模块中,支撑部隔绝相邻的两个焊接脚,回流焊时,降低相邻焊接脚上的结合材相连而导致短路风险;支撑部起到限位作用,降低焊接点错位风险。
-
公开(公告)号:CN211350580U
公开(公告)日:2020-08-25
申请号:CN202020297245.6
申请日:2020-03-11
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
IPC: H01L21/48 , H01L21/56 , H01L23/495 , H01L25/18
Abstract: 本申请涉及智能功率模块技术领域,公开了一种芯片及电子器件,芯片包括垂直互联的电子封装基板和导线框架,其中:电子封装基板与导线框架之间电连接;电子封装基板上安装有多个功率半导体芯片,每一个功率半导体芯片包括:栅极、第一发射极和第二发射极,且每一个功率半导体芯片与电子封装基板之间电连接;导线框架上安装有多个驱动控制芯片,每一个驱动控制芯片与导线框架之间电连接;每一个驱动控制芯片的驱动电极与对应的功率半导体芯片上的栅极之间通过金属引线连接。本申请公开的芯片,通过在芯片表面互联使用导线框架,替代了铝线,散热效果更好,可靠性及电流密度得到提升。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号:CN211150549U
公开(公告)日:2020-07-31
申请号:CN201922049952.3
申请日:2019-11-22
Applicant: 珠海格力电器股份有限公司
IPC: H01L23/495 , H01L23/31
Abstract: 本实用新型公开一种封装器件及改善其载体分层的引线框架,引线框架包括正面用于设置芯片的基岛和分别与所述基岛相连的散热部、引脚,其中所述基岛的外侧壁呈倾斜状,且从所述基岛的背面至正面向远离所述基岛中部的方向倾斜,所述基岛的背面与正面相对。如此设置,通过塑封体塑封基岛后,外侧壁嵌入塑封体里面,增加引线框架与塑封体的接触面积,改善封装后引线框架与塑封体出现的分层现象,减少水气和异物浸入的可能性。
-
公开(公告)号:CN211150545U
公开(公告)日:2020-07-31
申请号:CN202020132543.X
申请日:2020-01-19
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L23/367 , H01L23/373 , H01L23/427
Abstract: 本实用新型提出了一种用于封装结构的均热板,所述均热板包括形成密闭腔室的均热板壳体,所述密闭腔室内设置有低沸点液体,所述均热板壳体的内壁上设置有工质回流层,所述工质回流层呈毛细结构。本实用新型还提供了一种快速散热封装结构,包含上述的均热板,本实用新型的快速散热封装结构,采用均热板替代传统基板,及时将芯片产生的热量,传导到均热板表面上,然后再由均热板迅速传导到散热器上,实现点‑面传导,从而降低芯片的工作结温,提高器件的可靠性。
-
-
-
-
-
-
-
-
-