公开(公告)号：CN104916620A

公开(公告)日：2015-09-16

申请号：CN201510108632.4

申请日：2015-03-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨岱宜 ,  林天禄 ,  连万益 ,  王志豪 ,  吴俊鹏

IPC: H01L23/538 ,  H01L21/768

CPC classification number: H01L29/66545 ,  H01L21/0214 ,  H01L21/02167 ,  H01L21/0217 ,  H01L21/47573 ,  H01L21/76897 ,  H01L29/401 ,  H01L29/4958 ,  H01L29/6656 ,  H01L29/66575 ,  H01L29/78

Abstract: 本发明实施例提供了半导体布置及其形成方法。半导体布置包括与第一有源区域的基本平坦的第一顶面相接触的导电接触件，接触件位于均具有基本垂直的外表面的第一对准间隔件和第二对准间隔件之间并且与第一对准间隔件和第二对准间隔件相接触。相比于形成在不具有基本垂直的外表面的对准间隔件之间的接触件，形成在第一对准间隔件和第二对准间隔件之间的接触件具有更期望的接触形状。相比于不是基本平坦的有源区域，第一有源区域的基本平坦的表面表示第一有源区域的基本未损坏的结构。相比于损坏的第一有源区域，基本未损坏的第一有源区域具有与接触件的更大的接触面积和较低的接触电阻。

公开(公告)号：CN104752186A

公开(公告)日：2015-07-01

申请号：CN201410848041.6

申请日：2014-12-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  王志豪 ,  卡洛斯·H.·迪亚兹

IPC: H01L21/28 ,  H01L21/8238

CPC classification number: H01L29/1054 ,  H01L21/02236 ,  H01L21/02381 ,  H01L21/02521 ,  H01L21/02532 ,  H01L21/02579 ,  H01L21/0262 ,  H01L29/0653 ,  H01L29/0657 ,  H01L29/165 ,  H01L29/267 ,  H01L29/36 ,  H01L29/66795 ,  H01L29/66818 ,  H01L29/7848 ,  H01L29/7849 ,  H01L29/785 ,  H01L29/7851

Abstract: 本发明提供了半导体器件的半导体衬垫。本发明涉及一种鳍式场效应晶体管(FinFET)。示例性FinFET包括具有主要表面的衬底；从主要表面突出并包括下部、上部及位于上部和下部之间的中部的鳍结构，其中，鳍结构包括具有第一晶格常数的第一半导体材料；延伸到中部的相对两侧中的一对凹槽；以及邻接下部并包括具有大于第一晶格常数的第二晶格常数的第二半导体材料的半导体衬垫。

公开(公告)号：CN104733321A

公开(公告)日：2015-06-24

申请号：CN201410120011.3

申请日：2014-03-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王志豪 ,  蔡庆威 ,  王景祺

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10

CPC classification number: H01L21/823431 ,  H01L21/76224 ,  H01L21/823412 ,  H01L21/823481 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823878 ,  H01L21/845 ,  H01L27/0924 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/6681 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明提供了一种用于制造鳍式场效应晶体管（FinFET）器件的方法，该方法包括在衬底上方形成第一介电层，以及然后蚀刻第一介电层和衬底以形成第一鳍和第二鳍。沿着第一鳍和第二鳍的侧壁形成第二介电层。在第一鳍和第二鳍的上方沉积保护层。去除位于第二鳍上的保护层的一部分和第一介电层，且然后对第二鳍凹进以形成沟槽。在沟槽中外延生长半导体材料层。去除保护层以显露第一鳍和第二鳍。

公开(公告)号：CN104299909A

公开(公告)日：2015-01-21

申请号：CN201310452511.2

申请日：2013-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 让-皮埃尔·科林格 ,  江国诚 ,  张广兴 ,  吴志强 ,  王志豪 ,  卡洛斯·H.·迪亚兹

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7849 ,  H01L21/02104 ,  H01L21/76224 ,  H01L29/0649 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/78 ,  H01L29/7848 ,  H01L29/785

Abstract: 本发明提供了一种热调整半导体器件中的应力的方法，其包括：进行第一外延以在半导体衬底上生长硅锗层；进行第二外延以在硅锗层上生长硅层；以及进行第一氧化以氧化硅锗层，其中生成第一硅锗氧化区。执行应力释放操作以释放由第一硅锗氧化区引起的应力。在硅层的顶面和侧壁上形成栅极介电质。栅电极形成于栅极介电质上方。

公开(公告)号：CN103928517A

公开(公告)日：2014-07-16

申请号：CN201310428910.5

申请日：2013-09-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王志豪 ,  江国诚 ,  张广兴 ,  吴志强

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/66818 ,  H01L21/30604 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明提供了FinFET器件及其制造方法。该半导体器件包括衬底，该衬底具有隔离区域、栅极区域、被栅极区域分开的源极和漏极区域、位于栅极区域中的第一鳍结构。第一鳍结构包括作为该第一鳍结构的下部的第一半导体材料层、作为该第一鳍结构的中部的外面部分的半导体氧化物层、作为该第一鳍结构的中部的中心部分的第一半导体材料层和作为该第一鳍结构的上部的第二半导体材料层。半导体器件还包括位于两个邻近的隔离区域之间的源极/漏极区域中的衬底上方的源极/漏极部件以及位于栅极区域中的高k（HK）/金属栅极（MG）堆叠件，该HK/MG堆叠件覆盖在第一鳍结构的一部分的上方。

公开(公告)号：CN100461454C

公开(公告)日：2009-02-11

申请号：CN200610001673.4

申请日：2006-01-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王志豪 ,  陈尚志 ,  蔡庆威 ,  王大维 ,  蔡邦彦

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L21/823807 ,  H01L21/823814 ,  H01L29/1054 ,  H01L29/66553 ,  H01L29/66636

Abstract: 本发明提供一种半导体元件及形成半导体元件的方法，所述半导体元件包含有栅极、间隙壁、缓冲层、源极/漏极区域。栅极包括有栅极电极及栅极介电层，且栅极介电层位于上述栅极电极之下。间隙壁形成栅极电极及栅极介电层的侧壁。缓冲层位于一半导体基底上，上述缓冲层具有一第二部分于栅极介电层及间隙壁之下，并具有一第一部分与间隙壁相邻，其中位于第一部分的缓冲层的上表面较位于第二部分的缓冲层的上表面凹陷。源极/漏极区域大致与间隙壁对齐。缓冲层的晶格常数大于位于其下的基底的晶格常数。上述半导体元件更包括有一半导体覆盖层，位于缓冲层及栅极介电层之间，其中半导体覆盖层的晶格常数小于缓冲层的晶格常数。

公开(公告)号：CN101276835A

公开(公告)日：2008-10-01

申请号：CN200710137094.7

申请日：2007-07-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡庆威 ,  王志豪 ,  林威戎 ,  黄焕宗 ,  卡罗斯

IPC: H01L29/49 ,  H01L29/78 ,  H01L27/088

CPC classification number: H01L27/088 ,  H01L21/28097 ,  H01L21/82345 ,  H01L29/4975 ,  H01L29/66545 ,  H01L29/7833

Abstract: 本发明提供一种P型金属氧化物半导体装置及半导体装置，包括：一栅极结构，形成于一基底上，该栅极结构包括通过一栅极介电层与该基底分隔的一掺杂硼硅化金属栅电极层，其中该掺杂硼硅化金属栅电极层包括镍及铂且包括一铂高峰区，该铂高峰区邻接该栅极介电层的界面，且在该铂高峰区中铂浓度较镍浓度约大于5％。

公开(公告)号：CN100385680C

公开(公告)日：2008-04-30

申请号：CN200410086769.6

申请日：2004-11-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王志豪 ,  陈尚志 ,  王焱平 ,  邱显光 ,  姚亮吉 ,  胡正明

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/1054 ,  H01L21/28194 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/7833

Abstract: 一种金属氧化物半导体场效应晶体管及其制造方法。该金属氧化物半导体场效应晶体管包括：位于基底上的高介电常数栅极介电质，以及位于该栅极介电质上的栅极电极，且栅极介电质突出于栅极电极外。栅极的每一侧形成有深源极和深漏极，其具有浅延伸区。深源极与深漏极区通过选择性原位掺杂外延法或离子注入法形成，延伸区通过选择性原位掺杂外延法形成。延伸区位于栅极下方并与栅极介电质接触。栅极介电质的材料以及其突出至栅极电极外的程度可以选择，以使外延及其相关步骤不会引发栅极电极与源极/漏极延伸区间发生桥接而导致的短路。

公开(公告)号：CN100385667C

公开(公告)日：2008-04-30

申请号：CN200410058065.8

申请日：2004-08-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林俊杰 ,  李文钦 ,  杨育佳 ,  胡正明 ,  陈尚志 ,  杨富量 ,  王志豪

IPC: H01L27/088 ,  H01L27/105 ,  H01L21/8234 ,  H01L21/28 ,  H01L21/336

Abstract: 本发明提供一种集成电路及其制造方法，该集成电路的不同芯片区具有不同的栅介电质。该集成电路包括衬底、第一晶体管和第二晶体管。第一晶体管在第一栅极和衬底之间具有第一栅介电质，该第一栅介电质包括第一高介电常数材料和/或第二高介电常数材料，具有第一等效氧化硅厚度；第二晶体管在第二栅极和衬底之间具有第二栅介电质，该第二栅介电质包括第一高介电常数材料和/或第二高介电常数材料，具有第二等效氧化硅厚度，且该第二等效氧化硅厚度可以与第一等效氧化硅厚度不同。本发明提供的集成电路能在有效解决栅极漏电流问题的同时维持较好的开关速度。

公开(公告)号：CN101136434A

公开(公告)日：2008-03-05

申请号：CN200710100819.5

申请日：2007-04-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王志豪 ,  蔡庆威 ,  王大维

IPC: H01L29/78 ,  H01L27/04 ,  H01L27/092

CPC classification number: H01L29/7848 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/6653 ,  H01L29/66628 ,  H01L29/66636

Abstract: 本发明提供一种半导体集成电路装置，其包括：半导体衬底；第一应力源，位于所述衬底内；以及应变沟道晶体管，位于所述第一应力源之上，其中所述应变沟道晶体管包括应变沟道区与位于所述应变沟道区两侧的第二应力源，且所述第二应力源与第一应力源接触，所述应变沟道区包括允许载流子通过的应变沟道部分。通过沟道区内的应力源与置于沟道区两侧的应力源增加沟道区的应力，因此提升晶体管的效能。