高一致性的阻变存储器结构及其制备方法

    公开(公告)号:CN103594622B

    公开(公告)日:2016-10-05

    申请号:CN201310624918.9

    申请日:2013-11-28

    Applicant: 北京大学

    Abstract: 一种阻变存储器结构,依次包括衬底、绝缘层、底电极、阻变材料薄膜、顶电极;所述阻变存储器结构与主流阻变存储器结构相比,其不同之处在于,在所述的阻变材料薄膜中包含金属离子掺杂浓度高于周围区域的三角形区域,使得器件的阻变行为可控在尖峰处发生。本发明所述的阻变存储器结构,制作工艺与CMOS工艺兼容,且工艺步骤简单,容易实现;同时,阻变器件的一致性显著提高。

    一种平面非易失性阻变存储器及其制备方法

    公开(公告)号:CN105742491A

    公开(公告)日:2016-07-06

    申请号:CN201610202876.3

    申请日:2016-04-01

    Applicant: 北京大学

    CPC classification number: H01L45/00 G11C13/00 G11C13/0009 H01L27/24

    Abstract: 本发明公开了一种平面非易失性阻变存储器及其制备方法。本发明的阻变存储器在衬底的水平方向上形成电极?阻变层?电极的平面结构;采用侧墙结构制备阻变层,通过适当的设计可以在一定程度上控制侧墙的厚度和宽度;利用侧墙加上选择性腐蚀工艺可以实现小尺寸纳米级水平“宽度”的阻变层,也就是制作平面阻变存储器所需的两个电极之间的间隙。采用这种方法巧妙的避开了工艺和设备带来的局限性,即使不采用现有最先进的工艺也可实现小尺寸纳米级的器件,并且本发明中所采用的工艺完全兼容CMOS的工艺制程,扩大了其应用的范围;纳米平面阻变存储器的制备不仅对于阻变存储器的研究有着重要意义,对于业界阻变存储器的制备工艺也着重要作用。

    阻变存储器件及其制备方法

    公开(公告)号:CN103035838B

    公开(公告)日:2015-01-21

    申请号:CN201210555309.8

    申请日:2012-12-19

    Applicant: 北京大学

    Abstract: 本发明实施例公开了一种阻变存储器件及其制备方法。该阻变存储器件包括设置在衬底上的底电极、设置在所述底电极上的第一阻变层、设置在所述第一阻变层上的控制层及设置在所述控制层上的顶电极,所述控制层包括位于所述第一阻变层表面上的第一电极、第二电极及填充在所述第一电极和所述第二电极之间的第二阻变层,所述顶电极设置在所述第二阻变层上。本发明实施例所提供的阻变存储器件及其制备方法,可以实现阻变存储器件的多值存储,从而可以大幅度增加由阻变存储器件构成的存储器的存储密度。

    高一致性的阻变存储器结构及其制备方法

    公开(公告)号:CN103594622A

    公开(公告)日:2014-02-19

    申请号:CN201310624918.9

    申请日:2013-11-28

    Applicant: 北京大学

    Abstract: 一种阻变存储器结构,依次包括衬底、绝缘层、底电极、阻变材料薄膜、顶电极;所述阻变存储器结构与主流阻变存储器结构相比,其不同之处在于,在所述的阻变材料薄膜中包含金属离子掺杂浓度高于周围区域的三角形区域,使得器件的阻变行为可控在尖峰处发生。本发明所述的阻变存储器结构,制作工艺与CMOS工艺兼容,且工艺步骤简单,容易实现;同时,阻变器件的一致性显著提高。

    存储单元、数据读写电路、存储器及其制备方法

    公开(公告)号:CN119418735B

    公开(公告)日:2025-05-13

    申请号:CN202510018855.5

    申请日:2025-01-06

    Applicant: 北京大学

    Abstract: 本公开涉及一种存储单元、数据读写电路、存储器及其制备方法,涉及集成电路设计及制造技术领域,存储单元包括沿第一方向延伸的水平半导体层,及位于水平半导体层上的沿第一方向依次排布的写位线、写晶体管、读晶体管、读字线;写位线、读字线沿与第一方向相交的第二方向延伸;读晶体管沿垂直于第一方向、第二方向的第三方向延伸并贯穿水平半导体层,源线、读晶体管、读位线沿第三方向排布。至少能够在降低单层存储单元面积开销的同时,支持多层堆叠存储单元同时进行光刻。

    存储器多值编程方法及存储器、电子设备

    公开(公告)号:CN118471297B

    公开(公告)日:2025-05-13

    申请号:CN202410481623.9

    申请日:2024-04-22

    Applicant: 北京大学

    Abstract: 本公开涉及一种存储器多值编程方法及存储器、电子设备。存储器多值编程方法包括:读取存储单元的存储值;判断存储单元的存储值是否位于参考范围,若否,则向存储单元施加第一调整信号,将存储单元的存储值调整至参考范围;判断存储单元的存储值是否位于目标范围,若否,则向存储单元施加第二调整信号,将存储单元的存储值调整至目标范围;其中,参考范围的最小值小于等于目标范围的最小值,参考范围的最大值大于等于目标范围的最大值。第二调整信号的单次调整幅度小于第一调整信号的单次调整幅度。本公开用于提升多值编程效率。

    一种基于Benes网络的1T1R阵列加密方法

    公开(公告)号:CN119788266A

    公开(公告)日:2025-04-08

    申请号:CN202411867822.X

    申请日:2024-12-18

    Abstract: 本发明公开了一种基于Benes网络的1T1R阵列加密方法,属于半导体存储器技术领域。本发明在1T1R阵列的行上连接若干个Benes网络1,在1T1R阵列的列上连接若干个Benes网络2,所述Benes网1和Benes网络2的控制信号为秘钥,进行单独存储与传输,具体步骤包括:首先对1T1R阵列进行任意的行、列变换,以打乱存算一体芯片的内部数据,再使用Benes网1和Benes网络2对其输入和输出进行置换。本发明加密方法不改变权重分布,相较于传统的加密置换方式,具有占用面积小、功耗低的优势。此外,采用Benes网络避免引入新的计算误差,在加密过程中能够保持准确性与完整性。

Patent Agency Ranking