-
公开(公告)号：CN106298886A
公开(公告)日：2017-01-04
申请号：CN201610868474.7
申请日：2016-09-29
Applicant: 中国科学院微电子研究所
IPC: H01L29/423 , H01L29/78 , H01L21/336 , H01L27/02
CPC classification number: H01L29/7831 , H01L27/0207 , H01L29/42356 , H01L29/66484
Abstract: 本发明公开了一种垂直集成双栅MOSFET结构及其制备方法。所述垂直集成双栅MOSFET结构相比传统平面MOSFET结构，采用具有高电子迁移率/高空穴迁移率的III-V族半导体材料作为沟道材料；采用双栅结构有效提高了MOSFET器件的栅控能力，减小了短沟道效应等的影响；垂直方向集成NMOS和PMOS，增加了单位晶圆面积上器件的集成度；采用垂直通孔实现垂直方向的器件互联，有效减小互联引线的长度，提升器件工作速度。本发明所提供的垂直集成双栅MOSFET结构在后摩尔时代CMOS集成技术和高性能III-V族半导体器件方面具有重要的应用价值。
-
公开(公告)号：CN106158615A
公开(公告)日：2016-11-23
申请号：CN201510202692.2
申请日：2015-04-24
Applicant: 中国科学院微电子研究所
IPC: H01L21/28
CPC classification number: H01L21/28211
Abstract: 本发明提供一种臭氧钝化高k/Ge界面及改善高k栅介质的制造方法，该方法包括以下步骤：提供一个衬底，其中所述衬底为Ge衬底或者含有Ge薄膜表面的晶片；对所述衬底交替进行高k栅介质生长与臭氧处理，在所述衬底上形成高k/GeOx/Ge栅叠层结构；对所述高k栅介质进行低温氧气退火，以增强所述高k介质质量。利用臭氧钝化高k/Ge界面及改善高k栅介质的方法。不仅在Ge表面得到一层极薄的GeOx层，进而降低EOT，改善了高k/Ge界面质量，起到良好的高k/Ge界面钝化效果。
-
公开(公告)号：CN103633123B
公开(公告)日：2016-07-27
申请号：CN201310670650.2
申请日：2013-12-10
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种纳米线衬底结构及其制备方法，该纳米线衬底结构包括：单晶衬底；形成于单晶衬底上的缓冲层；形成于缓冲层上的牺牲层；以及形成于牺牲层上的纳米线结构层。本发明是在磷化铟和砷化镓衬底上形成铟镓砷纳米线结构，为铟镓砷沟道纳米线环栅MOSFET提供基础，可应用于CMOS集成技术中，采用铟镓砷来替代硅作为沟道材料有利于提高NMOSFET的电学特性，而纳米线环栅场效应晶体管结构的栅控能力强，可以有效抑制MOSFET的短沟效应，提高器件电学特性。
-
公开(公告)号：CN103839976A
公开(公告)日：2014-06-04
申请号：CN201210491141.9
申请日：2012-11-27
Applicant: 中国科学院微电子研究所
CPC classification number: H01L27/1203 , H01L21/02381 , H01L21/02433 , H01L21/02472 , H01L21/02546 , H01L21/02631 , H01L29/0603
Abstract: 本发明公开了一种硅基绝缘体上砷化镓衬底结构及其制备方法，该硅基绝缘体上砷化镓衬底结构包括：硅衬底；形成于该硅衬底之上的结晶氧化铍层；以及形成于该结晶氧化铍层之上的结晶砷化镓层。本发明提供的硅基绝缘体上砷化镓衬底结构及其制备方法，通过在硅衬底表面沉积结晶氧化铍层，再在结晶氧化铍层表面上沉积单晶砷化镓层，从而实现了方便地在绝缘体上制备极薄砷化镓层，具有可大面积生长、散热性能好、衬底绝缘性能好、以及制备成本低廉等优点，可以方便在大尺寸晶圆上制备全耗尽砷化镓基器件。
-
公开(公告)号：CN103700578A
公开(公告)日：2014-04-02
申请号：CN201310740895.8
申请日：2013-12-27
Applicant: 中国科学院微电子研究所
IPC: H01L21/02
CPC classification number: H01L21/02532 , H01L21/02381 , H01L21/02603 , H01L21/0262
Abstract: 本发明公开了一种锗硅纳米线叠层结构的制作方法，该方法包括：在单晶衬底表面交替外延锗硅薄膜与锗薄膜，并对锗硅薄膜与锗薄膜的表面进行光刻和刻蚀，获得锗硅/锗的线条结构；在纯氧或含有氧气的混和气体的气氛下对获得的锗硅/锗的线条结构进行氧化，利用锗与锗硅氧化速率的不同将锗优先氧化为二氧化锗，同时保持锗硅不被氧化；以及利用化学腐蚀的方法除去二氧化锗，获得锗硅纳米线叠层结构。本发明提供的锗硅纳米线结构的制作方法，具有可大面积生长、工艺简便、纳米线直径可控以及制备成本低等优点。
-
Patent Agency Ranking
公开(公告)号：CN103681245A
公开(公告)日：2014-03-26
申请号：CN201310737833.1
申请日：2013-12-26
Applicant: 中国科学院微电子研究所
IPC: H01L21/02
CPC classification number: H01L21/02096 , H01L21/0209
Abstract: 本发明公开了一种对锗片进行清洗及表面钝化的方法，包括：选择锗片，将锗片置于丙酮和乙醇溶液中分别进行超声清洗，去除锗片表面的有机污染物；采用盐酸溶液和去离子水对锗片进行清洗，去掉残留在锗片表面的不规整的本征氧化锗薄膜和金属离子；将锗片置于双氧水和氨水混合溶液中进行清洗，使得在锗片表面产生一层锗的氧化物薄膜作为牺牲层，从而去除锗片表面的缺陷；采用盐酸溶液对锗片进行钝化处理，从而用氯原子修饰锗表面的悬挂键，获得稳定的锗表面。本发明提供的锗表面清洗与钝化的方法，具有操作简单、使用方便、成本低廉、钝化效果明显等优点。
-
公开(公告)号：CN103628037A
公开(公告)日：2014-03-12
申请号：CN201310666486.8
申请日：2013-12-10
Applicant: 中国科学院微电子研究所
IPC: C23C16/40 , H01L21/285
Abstract: 本发明公开了一种高介电常数氧化物的制备方法，包括：步骤1：设定原子层沉积系统生长参数；步骤2：向原子层沉积系统反应腔体中通入金属前驱体源脉冲，紧接着用高纯氮气清洗，冲掉反应副产物和残留的金属前驱体源；步骤3：向原子层沉积系统反应腔体中通入水脉冲，紧接着用高纯氮气清洗，冲掉反应副产物和残留的水；步骤4：向原子层沉积系统反应腔体中通入臭氧脉冲，紧接着用高纯氮气清洗，冲掉反应副产物和残留的臭氧；步骤5：依次重复进行步骤2、步骤3和步骤4，获得高介电常数氧化物薄膜。本发明可应用于CMOS栅介质的生长过程中，有效减小栅介质的漏电流，同时提高栅介质的击穿电压，从而提高CMOS器件的性能。
-
公开(公告)号：CN102437042A
公开(公告)日：2012-05-02
申请号：CN201110383802.1
申请日：2011-11-28
Applicant: 中国科学院微电子研究所
IPC: H01L21/285 , H01L21/28 , C23C14/08
Abstract: 本发明公开了一种制作结晶态高K栅介质材料的方法，该方法包括：在单晶衬底上沉积非晶态高K栅介质材料，以及借助于退火工艺将该非晶态高K栅介质材料结晶为结晶态高K栅介质材料；或者在Ge衬底上直接外延生长结晶态高K栅介质材料。本发明提供的制作结晶态高K栅介质材料的方法，使在Ge上生长的结晶态高K栅介质材料的晶格常数与Ge相近，能够形成低缺陷密度的界面结构，从而解决了Ge基MOS场效应晶体管的界面态问题，进而能够获得高性能的Ge基MOS器件。
-
公开(公告)号：CN113014237B
公开(公告)日：2024-10-18
申请号：CN202110173333.4
申请日：2021-02-08
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种基于仿生晶体管的自供电延迟触发器，包括供电模块，用于提供电能；整流模块，与供电模块相连，用于调整电流形态；储能模块，与整流模块相连，用于储存电能；延迟模块，与整流模块、储能模块分别相连，用于提供触发延迟时间，其中，延迟模块至少包括：仿生晶体管。本发明提供的基于仿生晶体管的自供电延迟触发器结构简单，体积小，适用范围广。
-
公开(公告)号：CN118315435A
公开(公告)日：2024-07-09
申请号：CN202310023087.3
申请日：2023-01-06
Applicant: 中国科学院微电子研究所
IPC: H01L29/786 , H01L21/34 , H01L29/24 , H01L21/203
Abstract: 本发明提供一种薄膜晶体管及其制备方法，涉及半导体技术领域。该薄膜晶体管包括栅极(2)、绝缘层(3)、有源层(4)、源极(5)和漏极(6)，所述有源层(4)采用氧化物半导体材料制成，所述氧化物半导体材料为In‑Ge‑O材料。本发明提供了一种高迁移率、高稳定性的氧化物半导体材料，通过调控氧空位，在In2O3的基础上掺杂IV族元素中的Ge，形成In‑Ge‑O材料；本发明利用In‑Ge‑O材料作为有源层的材料进一步开发了一种制备温度低、高稳定性和高迁移率(＞70cm2V‑1s‑1)且同时能满足超高分辨率显示驱动需求的薄膜晶体管。
-
-
-
-
-
-
-
-
-
Search Results
138
records
(took 0.027 seconds)
