公开(公告)号：CN106328522A

公开(公告)日：2017-01-11

申请号：CN201610817646.8

申请日：2016-09-12

Applicant: 中国科学院微电子研究所

Inventor： 刘洪刚 ,  李跃 ,  王盛凯 ,  龚著靖 ,  常虎东 ,  孙兵

IPC: H01L21/335 ,  H01L21/285 ,  H01L29/778

CPC classification number: H01L29/66462 ,  H01L21/285 ,  H01L21/28575 ,  H01L29/7789

Abstract: 本发明公开了一种类Fin结构III-V族半导体场效应晶体管。所述晶体管主要包括衬底、氧化层、缓冲层，其中氧化层生长于衬底上并刻蚀有凹槽，缓冲层形成于刻蚀凹槽中且表面凸出于凹槽。本发明公开的类Fin结构III-V族半导体场效应晶体管不仅能够实现低的界面态密度，提高沟道迁移率，降低沟道中载流子的散射，而且能够有效抑制器件的短沟道效应和DIBL效应，在高速、低功耗和高迁移率上，满足了CMOS技术的应用需求。

公开(公告)号：CN106298886A

公开(公告)日：2017-01-04

申请号：CN201610868474.7

申请日：2016-09-29

Applicant: 中国科学院微电子研究所

Inventor： 王盛凯 ,  李跃 ,  刘洪刚 ,  孙兵 ,  常虎东 ,  龚著靖

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/336 ,  H01L27/02

CPC classification number: H01L29/7831 ,  H01L27/0207 ,  H01L29/42356 ,  H01L29/66484

Abstract: 本发明公开了一种垂直集成双栅MOSFET结构及其制备方法。所述垂直集成双栅MOSFET结构相比传统平面MOSFET结构，采用具有高电子迁移率/高空穴迁移率的III-V族半导体材料作为沟道材料；采用双栅结构有效提高了MOSFET器件的栅控能力，减小了短沟道效应等的影响；垂直方向集成NMOS和PMOS，增加了单位晶圆面积上器件的集成度；采用垂直通孔实现垂直方向的器件互联，有效减小互联引线的长度，提升器件工作速度。本发明所提供的垂直集成双栅MOSFET结构在后摩尔时代CMOS集成技术和高性能III-V族半导体器件方面具有重要的应用价值。

公开(公告)号：CN106711194B

公开(公告)日：2019-08-20

申请号：CN201611243062.0

申请日：2016-12-28

Applicant: 中国科学院微电子研究所

Inventor： 王盛凯 ,  李跃 ,  刘洪刚 ,  马磊 ,  孙兵 ,  常虎东 ,  王博

IPC: H01L29/10 ,  H01L29/20 ,  H01L21/336 ,  H01L29/78

Abstract: 一种环栅场效应晶体管及其制备方法，制备方法包括：在衬底上形成第一栅介质层、沟道层、第二界面控制层、源漏层和一半导体材料层；刻蚀去除半导体材料层，并在沟道区纵向方向刻蚀形成一凸字形结构，凸出部分刻蚀至第二界面控制层，两侧刻蚀至第一栅介质层；在沟道区凸出部分的两侧壁生长第三界面控制层，且在间隔源区和漏区一定距离的凸出部分的上表面自下而上形成第二栅介质层和第二栅金属层，并延伸至第三界面控制层的侧壁和凸出部分两侧平台的上表面；在源区和漏区的源漏层上表面靠外侧部分形成源漏金属层。本发明提出的晶体管可有效减少沟道散射，提高沟道载流子迁移率、栅控能力和电流驱动能力，有效抑制短沟道效应和DIBL效应。

公开(公告)号：CN106711211A

公开(公告)日：2017-05-24

申请号：CN201611254046.1

申请日：2016-12-29

Applicant: 中国科学院微电子研究所

Inventor： 王盛凯 ,  刘洪刚 ,  孙兵 ,  李跃 ,  常虎东 ,  王博

IPC: H01L29/778 ,  H01L29/10 ,  H01L29/207 ,  H01L29/36 ,  H01L21/335

CPC classification number: H01L29/7786 ,  H01L29/1029 ,  H01L29/207 ,  H01L29/365 ,  H01L29/66462

Abstract: 本发明公开一种InP基MOSHEMT结构及其制备方法，该结构自下而上依次包括：一单晶衬底(101)；在该单晶衬底上表面形成的变In组分InxAl1‑xAs缓冲层(102)；In0.52Al0.48As缓冲层(103)；在缓冲层中形成的平面掺杂层(104)；In0.7Ga0.3As沟道层(105)；In0.6Ga0.4As沟道层(106)；In0.5Ga0.5As沟道层(107)；InP势垒层(108)；在势垒层中形成的平面掺杂层(109)。本发明采用组分渐变缓冲层降低III‑V半导体之间晶格失配，减少位错引进的缺陷。同时该器件结构不仅降低MOS界面态密度，并且通过对外延材料采用高In组分In0.7Ga0.3As/In0.6Ga0.4As/In0.5Ga0.5As复合沟设计充分的提高了二维电子气的浓度与电子迁移率，降低了沟道的方块电阻。

公开(公告)号：CN106711194A

公开(公告)日：2017-05-24

申请号：CN201611243062.0

申请日：2016-12-28

Applicant: 中国科学院微电子研究所

Inventor： 王盛凯 ,  李跃 ,  刘洪刚 ,  马磊 ,  孙兵 ,  常虎东 ,  王博

IPC: H01L29/10 ,  H01L29/20 ,  H01L21/336 ,  H01L29/78

Abstract: 一种环栅场效应晶体管及其制备方法，制备方法包括：在衬底上形成第一栅介质层、沟道层、第二界面控制层、源漏层和一半导体材料层；刻蚀去除半导体材料层，并在沟道区纵向方向刻蚀形成一凸字形结构，凸出部分刻蚀至第二界面控制层，两侧刻蚀至第一栅介质层；在沟道区凸出部分的两侧壁生长第三界面控制层，且在间隔源区和漏区一定距离的凸出部分的上表面自下而上形成第二栅介质层和第二栅金属层，并延伸至第三界面控制层的侧壁和凸出部分两侧平台的上表面；在源区和漏区的源漏层上表面靠外侧部分形成源漏金属层。本发明提出的晶体管可有效减少沟道散射，提高沟道载流子迁移率、栅控能力和电流驱动能力，有效抑制短沟道效应和DIBL效应。

公开(公告)号：CN106328522B

公开(公告)日：2019-08-16

申请号：CN201610817646.8

申请日：2016-09-12

Applicant: 中国科学院微电子研究所

Inventor： 刘洪刚 ,  李跃 ,  王盛凯 ,  龚著靖 ,  常虎东 ,  孙兵

IPC: H01L21/335 ,  H01L21/285 ,  H01L29/778

Abstract: 本发明公开了一种类Fin结构III‑V族半导体场效应晶体管。所述晶体管主要包括衬底、氧化层、缓冲层，其中氧化层生长于衬底上并刻蚀有凹槽，缓冲层形成于刻蚀凹槽中且表面凸出于凹槽。本发明公开的类Fin结构III‑V族半导体场效应晶体管不仅能够实现低的界面态密度，提高沟道迁移率，降低沟道中载流子的散射，而且能够有效抑制器件的短沟道效应和DIBL效应，在高速、低功耗和高迁移率上，满足了CMOS技术的应用需求。

公开(公告)号：CN106298886B

公开(公告)日：2019-05-31

申请号：CN201610868474.7

申请日：2016-09-29

Applicant: 中国科学院微电子研究所

Inventor： 王盛凯 ,  李跃 ,  刘洪刚 ,  孙兵 ,  常虎东 ,  龚著靖

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/336 ,  H01L27/02

Abstract: 本发明公开了一种垂直集成双栅MOSFET结构及其制备方法。所述垂直集成双栅MOSFET结构相比传统平面MOSFET结构，采用具有高电子迁移率/高空穴迁移率的III‑V族半导体材料作为沟道材料；采用双栅结构有效提高了MOSFET器件的栅控能力，减小了短沟道效应等的影响；垂直方向集成NMOS和PMOS，增加了单位晶圆面积上器件的集成度；采用垂直通孔实现垂直方向的器件互联，有效减小互联引线的长度，提升器件工作速度。本发明所提供的垂直集成双栅MOSFET结构在后摩尔时代CMOS集成技术和高性能III‑V族半导体器件方面具有重要的应用价值。