-
公开(公告)号：CN114520173A
公开(公告)日：2022-05-20
申请号：CN202011303570.X
申请日：2020-11-19
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/677
Abstract: 本申请属于半导体加工技术领域，具体涉及一种半导体基盘装置及具有其的半导体真空过渡室，半导体基盘装置包括：基盘，基盘上设置有放置晶圆的晶圆盒；联轴机构，联轴机构包括设置于基盘的底部的联轴器和锁紧组件，联轴器的底部设置有防呆槽；支撑轴，支撑轴的顶部设置有与防呆槽配合的防呆凸起，基盘通过联轴器上的防呆槽安装至支撑轴的防呆凸起上，并通过锁紧组件锁紧联轴器与支撑轴。根据本申请的半导体基盘装置，通过在基盘的底部设置联轴机构，不仅能够达到快速拆装基盘与支撑轴的目的，还能够减少基盘与支撑轴的装配过程中出现错位或者倾斜现象。
-
公开(公告)号：CN114520138A
公开(公告)日：2022-05-20
申请号：CN202011297698.X
申请日：2020-11-18
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明公开一种绝缘窗、反应腔及电感耦合等离子体处理装置，涉及半导体技术领域，以解决由于陶瓷窗表面温度不均匀，生成聚合物颗粒，影响刻蚀工艺的良率和性能的问题。所述绝缘窗包括：绝缘窗本体、加热组件和温度控制组件。绝缘窗本体具有腔体结构。加热组件均匀的设置在腔体结构中，用于对绝缘窗本体进行加热。温度控制组件与加热组件相连接，用于调节加热组件的加热温度。所述反应腔包括上述技术方案所提的绝缘窗。所述电感耦合等离子体处理装置包括上述技术方案所提的绝缘窗。本发明提供的电感耦合等离子体处理装置用于处理晶圆。
-
公开(公告)号：CN114518693A
公开(公告)日：2022-05-20
申请号：CN202011308202.4
申请日：2020-11-19
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: G03F7/20
Abstract: 本申请涉及半导体制造领域，具体涉及一种套刻误差补偿方法及光刻曝光的方法，包括以下步骤：提供一晶圆，晶圆具有对准标记；装载所述晶圆，测量对准标记的第一位置；将晶圆翻转180°，测量对准标记的第二位置，并计算第一位置与第二位置的位置误差；计算对准标记的补偿量，然后进行补偿。与现有技术相比，本申请实施例将机台误差(Tool‑Induced Shift，TIS)补偿方法应用到对准标记的误差补偿，以解决对准标记对准偏差的问题。
-
公开(公告)号：CN114517863A
公开(公告)日：2022-05-20
申请号：CN202011296350.9
申请日：2020-11-18
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明提供了一种真空配管连接结构及方法，涉及蚀刻设备制造技术领域，用于解决当前真空配管连接结构拧紧时费时费力，所述真空配管连接结构包括：第一法兰盘，第二法兰盘和管夹；所述第一法兰盘和所述第二法兰盘分别设置在需要连接的真空配管的连接端，且所述第一法兰盘和所述第二法兰盘尺寸相同；所述管夹一侧与所述第一法兰盘旋转锁定，另一侧与所述第二法兰盘旋转锁定；所述管夹中设置有密封圈，对接的真空配管分别位于所述密封圈两侧，安装到位后，密封圈实现对连接真空配管的密封对接。本发明实施例提供的技术方案能够提高配管的组装效率。
-
公开(公告)号：CN114517292A
公开(公告)日：2022-05-20
申请号：CN202011299798.6
申请日：2020-11-18
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: C23C16/458
Abstract: 本发明实施例公开了一种晶圆托盘结构及设备，其中晶圆托盘结构包括：托盘底和环状结构，盘壁为环状结构，环状结构设置在托盘底的边缘，可对晶圆进行限位；其中，环状结构上环绕设置有弧形凸起；当晶圆放置在托盘底时，弧形凸起的高度大于或等于晶圆的边缘高度，可在CVD工艺过程中防止晶圆边部的离子反射，有效的降低了离子浓度，保证了晶圆边缘部分和中心部分的离子浓度均匀性。
-
Patent Agency Ranking
公开(公告)号：CN114496930A
公开(公告)日：2022-05-13
申请号：CN202011264642.4
申请日：2020-11-11
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/8242
Abstract: 本发明涉及一种位线接触部和DRAM的制造方法，属于半导体技术领域，用以解决现有窄小区域蚀刻变慢、不需要的部分绝缘材料层也被蚀刻以及底切的问题。位线接触部的制造方法包括：提供半导体衬底；形成多个有源区；形成隔离材料层，并在要形成位线接触部的有源区上方形成开口区域；在开口区域和隔离材料层上方沉积多晶硅层；形成位线叠层并将位线叠层形成为位线主体结构；以位线主体结构为掩模，通过多次循环蚀刻工艺对多晶硅层进行多次蚀刻以形成位线接触部，其中，循环蚀刻工艺包括前体气体吸收步骤、多余前体气体吹扫步骤、吸附气体激活步骤和多余激活气体吹扫步骤。通过多次循环蚀刻工艺能够在小于等于10nm的窄小区域实现有效蚀刻。
-
公开(公告)号：CN114496868A
公开(公告)日：2022-05-13
申请号：CN202011254619.7
申请日：2020-11-11
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/677 , H01L21/67
Abstract: 本发明涉及一种晶圆传送机械臂夹、半导体加工设备和晶圆传送方法，属于半导体输送设备技术领域，解决了现有技术中半导体制造设备的传送设备在晶圆传送过程中的晶圆歪斜问题以及因此造成晶圆破损和后续工艺质量下滑的问题。本发明公开了一种晶圆传送机械臂夹，包括单组或多组夹爪，机械臂夹以夹取的方式实现晶圆的拾取和放置；夹爪包括固定部分和可移动部分；可移动部分与固定部分通过导向装置和防脱落装置连接，导向装置对可移动部分的移动方向和轨迹起导向作用，防脱落装置用于防止可移动部分沿导向装置移动后脱离固定部分。本发明实现了半导体制造设备中传输设备机械手夹取晶圆歪斜的自调整。
-
公开(公告)号：CN114496833A
公开(公告)日：2022-05-13
申请号：CN202011176697.X
申请日：2020-10-28
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/67 , H01L21/02 , H01L21/306
Abstract: 本发明公开了一种清洗装置、清洗系统及清洗方法，涉及化学机械抛光技术领域，在精确控制清洗装置所包括的清洗刷组件作用在晶圆不同待清洗区域上的清洗压力的情况下，降低对晶圆表面的欠清洗和/或过清洗的风险。该清洗装置应用于化学机械抛光后的晶圆的清洗，晶圆具有至少两个待清洗区域，至少两个待清洗区域上的杂质分布特性不同。清洗装置包括供液单元、供液管路和清洗刷组件。供液单元通过供液管路向清洗刷组件供应清洗液。清洗刷组件具有至少两个清洗区域，一个清洗区域对应一个待清洗区域。供液管路向至少两个清洗区域提供不同的清洗力。本发明还提供一种清洗系统及清洗方法。
-
公开(公告)号：CN114496832A
公开(公告)日：2022-05-13
申请号：CN202011173868.3
申请日：2020-10-28
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/67 , H01L21/677
Abstract: 本发明公开了一种研磨装置、调节研磨压力的方法及装片卸片机构，涉及半导体技术领域，用于消除晶圆背面的硬性粒子对光刻工艺的影响，从而提高半导体器件的品质。所述研磨装置包括：旋转件、以及设置在旋转件一侧的研磨件；其中，旋转件用于固定晶圆与研磨件的相对位置，以及用于带动晶圆旋转；研磨件具有对晶圆的背面进行研磨的研磨区域，旋转件的旋转轴至研磨区域的边缘的最短垂直距离小于晶圆的半径。所述研磨装置应用于抛光设备中。
-
公开(公告)号：CN114496720A
公开(公告)日：2022-05-13
申请号：CN202011259994.0
申请日：2020-11-12
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/02 , H01L21/3065 , H01L21/67
Abstract: 本发明的一种半导体的制造方法及工艺室，在蚀刻工艺中控制室内反应压力至第一压力范围，并同步控制所述晶圆表面温度降低至第一温度范围以改善反应性和选择比，减少附产物的产出，在清洗工艺中控制室内反应压力从所述第一压力降低至第二压力范围，并同步控制所述晶圆表面温度从所述第一温度范围加温至第二温度范围来加快附产物的去除速度。通过重复执行所述蚀刻工艺和所述清洗工艺，直至达到蚀刻目标量。可见本发明的方法从改善反应性和选择比和加快附产物的去除速度两方面对附产物进行针对性处理，故而能够有效的去除清洗工艺中产生的附产物，能够提高清洗生产效率。
-
-
-
-
-
-
-
-
-
Search Results
896
records
(took 0.044 seconds)
