-
公开(公告)号：CN114672775B
公开(公告)日：2025-02-25
申请号：CN202011553419.1
申请日：2020-12-24
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明公开了一种溅射装置以及晶圆镀膜方法，该溅射装置包括反应单元，反应单元包括反应室、置物架和加热件，反应室内设有多种靶材，多种靶材沿反应室的周向间隔设置，置物架上设有至少一个用于放置晶圆的承托位，置物架能够在反应室内转动，以驱使承托位与多种靶材中的任一种对应设置，加热件的数量与承托位的数量一致，加热件与承托位对应设置。在一个反应室内设置多种靶材，以及通过置物架的转动实现晶圆与不同靶材对应设置，实现了晶圆在一个反应室内能够进行多工艺镀膜，提高了生产的效率，另外，减少了反应室的数量，使得溅射装置的制造成本得到降低，此外，无需晶圆频繁离开反应室，避免了环境对晶圆制造过程中产生不良影响。
-
公开(公告)号：CN111900164B
公开(公告)日：2023-10-10
申请号：CN202010574927.1
申请日：2020-06-22
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本申请涉及半导体技术领域，具体涉及一种半导体结构，包括：衬底，具有由隔离结构所定义出的有源区；埋入式字线，沿着第一方向延伸跨过所述有源区；埋入式位线，沿至少部分所述隔离结构延伸，且延伸方向与所述第一方向相交；气隙，位于相邻的两个所述埋入式字线之间。通过将埋入式位线形成在隔离结构中，降低了位线‑单元的耦合作用，改善了数据感测裕度，再者，本申请在相邻的埋入式字线之间形成气隙，由于空气的介电常数较小，这样可以降低相邻埋入式字线的耦合作用，达到降低了相邻的有源区之间的行锤击效应，提高了半导体器件的可靠性。
-
公开(公告)号：CN114975232A
公开(公告)日：2022-08-30
申请号：CN202110206308.1
申请日：2021-02-24
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/768
Abstract: 本申请公开了一种半导体器件的金属布线，包括：在基板上并排排列的多条金属线图案，多条金属线图案包括用于传输控制信号的第一金属线和用于传输电源信号的第二金属线；在第一金属线之间的空余区域、第一金属线与第二金属线之间的空余区域均设置有齿状虚设金属图案；在第二金属线之间的空余区域设置有条状虚设金属图案。本申请考虑金属线图案传输的信号类型，进而对金属线图案周围的虚设金属图案形状进行多样化配置，由于齿状虚设金属图案能够减少与第一金属线之间的相邻面，因此可减少金属线和虚设金属图案之间的信号串扰，同时还可以加强周围使用的电源信号；针对用于传输电源信号的金属线之间的空余区域仍配置版图设计及制备工艺简单的条状虚设金属图案。
-
公开(公告)号：CN114628246A
公开(公告)日：2022-06-14
申请号：CN202011452881.2
申请日：2020-12-11
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/28 , H01L21/8242
Abstract: 本发明涉及一种半导体栅极的制备方法。一种半导体栅极的制备方法，包括：在半导体衬底形成栅极沟槽；在所述栅极沟槽的底壁和侧壁上依次形成氧化层、阻挡层，所述阻挡层为氮化钛；然后对所述阻挡层进行等离子处理，所述等离子处理采用的气体源至少含有氨气；之后填充金属栅极。本发明能够去除氮化钛TiN沉积和RTN处理过程中产生的氧、氯等杂质，降低栅极电阻，避免因晶体管温度升高引发的器件不良。
-
公开(公告)号：CN114613691A
公开(公告)日：2022-06-10
申请号：CN202011412238.7
申请日：2020-12-04
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/67
Abstract: 本发明公开了一种冷却结构，包括：底座；底板，嵌入在底座上方；顶板，设置在底板的上方，并与底板之间形成冷却腔；顶板的下表面为冷却腔的顶部，顶板的上表面设置为容纳槽，容纳槽用于放置晶圆。本发明通过将冷却结构设置为底板和顶板两部分结构，并且在顶板和底板之间形成冷却腔，以使冷却液在其中可进行循环，实现快速的对晶圆的冷却。然后，在顶板上设置的容纳槽可直接的放置晶圆，使得晶圆能够与顶板直接接触；在冷却腔内的冷却液循环过程中，具有更好的冷却效果，缩短了冷却的时间，避免工艺过程中产生停滞。
-
Patent Agency Ranking
公开(公告)号：CN114613673A
公开(公告)日：2022-06-10
申请号：CN202011414503.5
申请日：2020-12-04
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/316 , H01L21/318
Abstract: 本发明提供一种化学气相沉积方法，涉及半导体技术领域，可解决不同处理室的等离子体效应对硬掩模层的影响不同的问题。一种基板的制造方法，包括：将衬底放入处理室中，并在所述衬底上形成硬掩模层；向所述处理室中通入形成等离子体所需的气体；打开所述处理室的电源，形成预等离子体；向所述处理室继续通入前驱体以及形成所述等离子所需的气体，进行化学气相沉积工艺，在所述硬掩模层上形成薄膜。
-
公开(公告)号：CN114551326A
公开(公告)日：2022-05-27
申请号：CN202011344657.1
申请日：2020-11-26
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/687 , H01L21/67
Abstract: 本发明公开一种晶圆承托装置、半导体工艺腔室及晶圆处理方法，应用于半导体领域，包括：晶圆托架，所述晶圆托架包括用于承托并加热晶圆的加热托盘；多个升降机构，每个升降机构相对于加热托盘可升降的设置，针对每个升降机构对应设置有单独的驱动电机和单独的位置传感器；控制器，控制器的信号输出端与每个驱动电机的控制信号输入端连接，控制器的信号输入端与每个位置传感器连接，控制器根据每个位置传感器的传感数据分别控制对应的驱动电机，以驱动与驱动电机对应的升降机构进行升降。本发明再不需要进行手工调节，缩短了操作时间，且调节更加准确。
-
公开(公告)号：CN114496720A
公开(公告)日：2022-05-13
申请号：CN202011259994.0
申请日：2020-11-12
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/02 , H01L21/3065 , H01L21/67
Abstract: 本发明的一种半导体的制造方法及工艺室，在蚀刻工艺中控制室内反应压力至第一压力范围，并同步控制所述晶圆表面温度降低至第一温度范围以改善反应性和选择比，减少附产物的产出，在清洗工艺中控制室内反应压力从所述第一压力降低至第二压力范围，并同步控制所述晶圆表面温度从所述第一温度范围加温至第二温度范围来加快附产物的去除速度。通过重复执行所述蚀刻工艺和所述清洗工艺，直至达到蚀刻目标量。可见本发明的方法从改善反应性和选择比和加快附产物的去除速度两方面对附产物进行针对性处理，故而能够有效的去除清洗工艺中产生的附产物，能够提高清洗生产效率。
-
公开(公告)号：CN114388474A
公开(公告)日：2022-04-22
申请号：CN202011118950.6
申请日：2020-10-19
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L23/528 , H01L21/768
Abstract: 本发明提供一种半导体结构。该半导体结构包括：半导体衬底；位于半导体衬底上的层间介质层及位于层间介质层中的金属互连结构；位于金属互连结构上方的电介质覆盖层，电介质覆盖层包括从下至上顺序堆叠的第一电介质层及第二电介质层，其中第一电介质层具有凹凸不平的上表面结构。本发明能够降低金属导线和绝缘介质引起的RC延迟。
-
公开(公告)号：CN114121955A
公开(公告)日：2022-03-01
申请号：CN202010907088.0
申请日：2020-09-01
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L23/64
Abstract: 本发明提供一种半导体器件，包括：半导体衬底，所述半导体衬底上形成有电容接触部；电容器底电极，形成于所述电容接触部上方并与所述电容接触部连接；其中，所述电容器底电极包括相互连接的第一底电极层和第二底电极层，所述第一底电极层包括第一圆筒形侧壁和底壁，所述第一圆筒形侧壁的内径从上到下逐渐变小，所述底壁接触所述电容接触部，所述第二底电极层包括第二圆筒形侧壁，所述第二圆筒形侧壁从所述第一圆筒形侧壁的内侧一定高度处开始向上方延伸，直至与所述第一圆筒形侧壁高度相同。本发明能够增加电容器的底电极极板表面积。
-
-
-
-
-
-
-
-
-
Search Results
125
records
(took 0.075 seconds)
