-
公开(公告)号：CN116247935A
公开(公告)日：2023-06-09
申请号：CN202310124529.3
申请日：2023-02-16
Applicant: 安徽大学
IPC: H02M3/158
Abstract: 本发明涉及电压变换器技术领域，更具体的，涉及一种多模式降压转换器、该种多模式降压转换器对电压进行转换的方法、以及基于该种多模式降压转换器设计的转换模块。本发明提出一种多模式降压转换器，仅集成9个开关、3个电容，保持了系统的高集成度。本发明的多模式降压转换器结合转换方法，使得本发明的多模式降压转换器在不改变输入输出端口的条件下，实现3:1倍率、2:1倍率和3:2倍率三种模式的高效率电压转换，以应对AIOT芯片在不同模式的电压转换比要求。
-
公开(公告)号：CN116206650A
公开(公告)日：2023-06-02
申请号：CN202310091912.3
申请日：2023-01-17
Applicant: 安徽大学
IPC: G11C11/412 , G11C11/419 , G06F7/57 , G06N3/063
Abstract: 本发明涉及存内计算技术领域，更具体的，涉及一种8T‑SRAM单元，基于该种8T‑SRAM单元的运算电路，以及基于该种运算电路构建的运算芯片。本发明提供的8T‑SRAM单元用于构建进行同或累加运算的电路，相较于现有的8T1C节省了电容，相较于现有的10T、12T节省了若干晶体管，可实现节省面积，提高能效的效果。本发明提供的8T‑SRAM单元相较于传统6T‑SRAM单元，增加了N5、N6的栅极分别连接出存储节点Q、QB，在读操作、计算操作中关闭字线WL，利用位线RBL、RBLB及字线IN、INB进行读取和计算，不再用写入数据的N3、N4进行数据读取，具有读写分离的特性，避免了传统6T‑SRAM读干扰，提高了单元的稳定性，也能保证单元的精确度。
-
公开(公告)号：CN112309459B
公开(公告)日：2022-09-16
申请号：CN202011309113.1
申请日：2020-11-20
Applicant: 安徽大学
IPC: G11C11/412 , G11C11/419
Abstract: 本发明公开了一种MOSFET‑TFET混合型的8T SRAM单元电路，电源VDD和PTFET晶体管P1的源极连接，电源VDD也与PTFET晶体管P2的源极连接；PTFET晶体管P1的漏极与NMOSFET晶体管N5的漏极、PTFET晶体管P2的栅极、NTFET晶体管N2的栅极、NTFET晶体管N1的漏极连接；PTFET晶体管P2的漏极与PTFET晶体管P1的栅极、NTFET晶体管N1的栅极、NTFET晶体管N2的漏极、NMOSFET晶体管N6的源极、NTFET晶体管N4的源极连接。该电路采用TFET器件与MOSFET器件混合的方式，消除了TFET作为SRAM传输管出现的正偏P‑I‑N电流。
-
公开(公告)号：CN114898789A
公开(公告)日：2022-08-12
申请号：CN202210625161.4
申请日：2022-06-02
Applicant: 安徽大学
IPC: G11C11/413 , G11C11/419
Abstract: 本发明涉及基于SRAM阵列的多位同或运算的电路结构及方法。基于SRAM阵列的多位同或运算的电路结构包括N×N个SRAM存储单元，呈阵列分布，位于同一列的SRAM存储单元，所有的晶体管T5的源极与位线BL电连接，所有的晶体管T6的源极与位线BLB电连接；位于同一行的SRAM存储单元，所有的SRAM存储单元的第一行8T‑SRAM单元和第二行8T‑SRAM单元共用一个重置晶体管；所有的SRAM存储单元的第三行7T‑SRAM单元共用一个复写辅助单元。本发明能够正确完成数字域多位同或运算，相对于模拟域的计算，数字域计算具有更高的准确度，并且不需要较为复杂的A/D电路，减少电路的面积问题和电路的复杂性。
-
公开(公告)号：CN114496021A
公开(公告)日：2022-05-13
申请号：CN202210068745.6
申请日：2022-01-20
Applicant: 安徽大学
IPC: G11C11/411 , G11C11/413
Abstract: 本发明公开了一种14T抗辐照SRAM存储单元电路，包括8个NMOS晶体管和6个PMOS晶体管；PMOS晶体管P5和NMOS晶体管N3构成第一个反向器，PMOS晶体管P6和NMOS晶体管N4构成第二个反向器，这两个反向器交叉耦合；N1与N2对内部存储节点QB与Q进行加固，Q与QB全部由NMOS晶体管包围，这构成了极性加固结构；外围节点S0与S1由P1和P2交叉耦合，N5与N6作为下拉管；QB与Q通过N7与N8连接到BLB和BL，N7的栅极和N8的栅极均与字线WL电连接。本发明可以提高单元抗单粒子翻转能力，能够抵抗所有的单节点翻转，还可以抵抗外围存储双节点翻转，而且单元的临界电荷相对较高，单元更加稳定。
-
Patent Agency Ranking
公开(公告)号：CN107066393B
公开(公告)日：2020-06-09
申请号：CN201710022698.0
申请日：2017-01-12
Applicant: 安徽大学
IPC: G06F12/02 , G06F12/1027
Abstract: 本发明公开了一种提高地址映射表中映射信息密度的方法，可以提高基于缓存部分映射信息的页映射方案中缓存映射表的命中率，提高闪存转换层的读写性能，在不增加位于内存中的缓存映射表里表项数量的前提下，将在逻辑地址和物理地址上都连续、相邻的映射记录进行合并产生一条映射条目，这样一条映射条目可以表示多个逻辑地址到物理地址之间的映射关系，插入缓存映射表内的是一条条映射条目而不再是一条条只能表示一个逻辑地址到物理地址之间映射关系的映射记录，以此在不增加缓存映射表对内存的占用的前提下增加缓存映射表中存储的映射记录数量，能显著增加缓存映射表的命中率，提高闪存转换层的读写效率，可广泛应用于各种系统的NAND Flash存储器的管理。
-
公开(公告)号：CN108492843A
公开(公告)日：2018-09-04
申请号：CN201810300515.1
申请日：2018-04-04
Applicant: 安徽大学
IPC: G11C11/412
Abstract: 本发明公开了一种14T抗辐照静态存储单元，能够提高抗SEU能力，可以在牺牲较小单元面积的情况下大幅度提高单元的速度，并且降低了功耗。在读写阶段，WL信号为高电平。当电路处于写阶段时，如果BL为高电平，BLB为低电平，那么通过差分输入晶体管N4和N5向存储节点Q点写‘1’；如果BL为低电平，BLB为高电平，那么通过差分输入晶体管N4和N5向存储节点Q点写‘0’。当电路处于读阶段时，BL和BLB都为高电平，如果该单元电路存储的数据为‘1’，那么BLB通过晶体管N4和N0向地放电，使得位线产生电压差，然后通过灵敏放大器读出数据；如果该单元电路存储的数据为‘0’，那么BL通过晶体管N5和N1向地放电，使得产生位线电压差，然后通过灵敏放大器读出数据。
-
公开(公告)号：CN108259033A
公开(公告)日：2018-07-06
申请号：CN201810299290.2
申请日：2018-04-04
Applicant: 安徽大学
IPC: H03K19/003
Abstract: 本发明公开了一种辐射加固的高性能DICE锁存器，在传统DICE锁存器基础上增加4个PMOS晶体管，利用源隔离技术来提高锁存器的抗多节点翻转的能力。相比MDICE锁存器结构，面积、延迟和功耗都有减少，尤其存储‘1’时延迟有很大地减小。相比其他加固结构，辐射加固的高性能DICE锁存器在提高抗多节点翻转能力的同时，对面积、延迟和功耗进行了一定的折中。
-
公开(公告)号：CN105761491A
公开(公告)日：2016-07-13
申请号：CN201610270535.X
申请日：2016-04-26
Applicant: 安徽大学
IPC: G08G1/01 , G08G1/0967 , G08G1/16 , G08B25/12
CPC classification number: G08G1/0125 , G08B25/12 , G08G1/0967 , G08G1/165
Abstract: 本发明公开了一种交通事故侦测与预警系统，当发生交通事故时，该系统能够将交通事故报警信号传送给所有相联系的人或机构的系统，该系统能搜索和选择合适的设备、基础设施、行人和车辆来构成一个动态的智能系统，从而减少追尾事件及其它形式的伤害并提供快速有效的医疗救援。
-
公开(公告)号：CN105336361A
公开(公告)日：2016-02-17
申请号：CN201510898475.1
申请日：2015-12-04
Applicant: 安徽大学
IPC: G11C11/413
Abstract: 本发明公开了一种SRAM自跟踪复制位线电路，该电路能够利用正在进行读操作存储单元附近的一列未工作在保持状态的存储单元作为复制位线对读状态进行跟踪，从而可以精确的模拟SRAM读操作时位线的放电过程，进而产生具有较小偏差的灵敏放大器使能信号，有效降低读错误率，特别适用于有较大工艺波动的先进制造工艺和拥有较大规模SRAM存储阵列的电路中。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.023 seconds)
