-
公开(公告)号：CN116206739A
公开(公告)日：2023-06-02
申请号：CN202310147813.2
申请日：2023-02-22
Applicant: 安徽大学
Abstract: 本发明属于医疗设备领域，具体涉及一种低功耗的植入式医疗设备的运行管理方法，以及相应的植入式医疗设备。该植入式医疗设备由体内部分和体外部分构成，体内部分包括从微处理器、磁簧开关、从无线通信模块、从电池模块、医疗模块等。采用基于RISC‑V架构的微处理器作为体内部分的中央控制器，改进方案包括如下特征：一、微处理器基于RISC‑V架构并采用三级流水线的CPU内核。二、自定义用于调整设备运行状态的模态控制指令start、sleep和ctrl。三、将体内部分的工作模式设定为睡眠模式、侦听模式和唤醒模式三种；并由不同指令自动触发调整。四、设定三种工作模式的切换逻辑。本发明解决了现有植入式医疗设备存在的功耗高，使用寿命较短，安全性不足等问题。
-
公开(公告)号：CN115938413A
公开(公告)日：2023-04-07
申请号：CN202211697141.4
申请日：2022-12-28
Applicant: 安徽大学
IPC: G11C7/06 , G11C7/08 , G11C7/12 , G11C8/08 , G11C11/419
Abstract: 本发明涉及集成电路技术领域，更具体的，涉及一种应用于低电压SRAM的自适应灵敏放大器电路，以及采用该种电路布局的灵敏放大器模组。本发明通过切换开关模块对位线BL/BLB与灵敏放大模块两输入端的连接关系进行调整，实现二者的正接或反接，使灵敏放大模块可以快速连续读出两个相反信号，以用于后续检错电路判断读出数据是否正确；相比于传统检错电路，本发明提升了检错延时，使检错时间大大提前。本发明在检错电路模块判定灵敏放大模块读出数据正确后，立即通过字线控制模块使作用于字线缓冲器WL_Buffer的使能信号EN降至低电平，从而关闭字线WL，使位线BL/BLB停止放电，即降低了位线BL/BLB放电时间，显著降低了SRAM的读功耗。
-
公开(公告)号：CN117271436A
公开(公告)日：2023-12-22
申请号：CN202311551254.8
申请日：2023-11-21
Applicant: 安徽大学
IPC: G06F15/78 , G11C7/18 , G11C11/413 , G11C11/419
Abstract: 本发明涉及集成电路技术领域，更具体的，涉及基于SRAM的电流镜互补存内计算宏电路、及芯片。本发明公开了基于SRAM的电流镜互补存内计算宏电路，包括阵列运算模块、读写选择模块、互补充放电模块、电流镜模块、输入模块、输出模块。本发明可以实现32组5bit带符号数乘以1bit权重结果的同或累加计算。本发明通过电流镜模块为互补充放电模块提供互补的栅极控制电压，使充放电单元的充放电能力完全相同，从而保证BL单位时间的充电或放电量是相同的，以保证计算结果的精度。本发明的电流镜模块采用双层结构，可以有效降低驱动电流，使得功耗较小。本发明解决了现有存内计算结构进行同或累加运算时精度较低、功耗较大的问题。
-
公开(公告)号：CN115811279B
公开(公告)日：2023-04-18
申请号：CN202310056204.6
申请日：2023-01-16
Applicant: 安徽大学
Abstract: 本发明空开了半导体存储器技术领域中的一种补偿位线失调电压的灵敏放大器及芯片与放大电路。灵敏放大器包括：10个NMOS晶体管N1~N10，2个PMOS晶体管P1~P2，1个电容C1。当位线BL为电荷共享位线，位线BLB为静态参考位线时，在偏移补偿阶段，导通，截止，在反向放大阶段，导通，截止。当位线BLB为电荷共享位线，位线BL为静态参考位线时，在偏移补偿阶段，导通，截止，在反向放大阶段，导通，截止。本发明在解决了由于失调电压引起的读取数据错误问题，在不同位线电容的情况下，本发明补偿位线失调电压能力最为突出，同时读速度快、功耗低。
-
公开(公告)号：CN115831189A
公开(公告)日：2023-03-21
申请号：CN202211626686.6
申请日：2022-12-16
Applicant: 安徽大学
IPC: G11C11/419 , G06F7/544 , G06F7/57
Abstract: 本发明涉及集成电路设计领域，尤其涉及基于9T‑SRAM的存内布尔逻辑和乘累加运算的电路结构、芯片。本发明的电路结构包括计算部、冗余偏置部、灵敏放大器SA。本发明的电路结构利用冗余偏置部依据计算部的基本运算结果进行辅助计算，并通过灵敏放大器SA进行输出，省去了连接ADC模数转换电路的大面积开销，实现了存内的布尔逻辑运算和乘累加操作，保证了存储数据的独立性，提高了单元的稳定性，也使运算效率大大提高。并且本发明的电路结构基于9T‑SRAM，可保证操作时数据的独立性，抗干扰能力也好。
-
Patent Agency Ranking
公开(公告)号：CN115938430A
公开(公告)日：2023-04-07
申请号：CN202211604384.9
申请日：2022-12-13
Applicant: 安徽大学
IPC: G11C11/417 , G11C11/419 , G11C5/14 , G11C7/12 , G06F7/523
Abstract: 本发明涉及一种基于分支电流的存内累乘计算电路。该基于分支电流的存内累乘计算电路包括用于存储权重数据的存储阵列，存储阵列由多个相同的SRAM单元构成，每列SRAM单元共享位线BL、BLB。位线BL、BLB与用于复制一个恒流源电流的cascode电流镜单元连接。每列SRAM单元通过位线BL对应连接一个用于输出累乘结果的运算放大器单元。本发明通过cascode电流镜单元为位线BL、BLB提供稳定电流，通过给位线电流的方式替代给位线电压方式，运算功耗进一步降低；通过运算放大器单元能够产生稳定的输出电压，保证运算速度，稳定输出运算结果，并行度高，实现高速低功耗的乘累加计算。
-
公开(公告)号：CN115811279A
公开(公告)日：2023-03-17
申请号：CN202310056204.6
申请日：2023-01-16
Applicant: 安徽大学
Abstract: 本发明空开了半导体存储器技术领域中的一种补偿位线失调电压的灵敏放大器及芯片与放大电路。灵敏放大器包括：10个NMOS晶体管N1~N10，2个PMOS晶体管P1~P2，1个电容C1。当位线BL为电荷共享位线，位线BLB为静态参考位线时，在偏移补偿阶段，导通，截止，在反向放大阶段，导通，截止。当位线BLB为电荷共享位线，位线BL为静态参考位线时，在偏移补偿阶段，导通，截止，在反向放大阶段，导通，截止。本发明在解决了由于失调电压引起的读取数据错误问题，在不同位线电容的情况下，本发明补偿位线失调电压能力最为突出，同时读速度快、功耗低。
-
公开(公告)号：CN117476074B
公开(公告)日：2024-03-12
申请号：CN202311826688.4
申请日：2023-12-28
Applicant: 安徽大学
IPC: G11C11/419
Abstract: 本发明涉及灵敏放大器设计技术领域，更具体的，涉及基于上交叉耦合的自控制型SRAM感应放大电路、模块。本发明包括：使能控制部、上交叉耦合部、自控制输入部、预充电路部。本发明避免了VDD到VSS间过多晶体管串联，节约了电压余度。本发明采用自控制输入部，根据Q、QB的电压变化，自适应控制目标位线的信号输入与非目标位线的信号关断，避免非目标位线对输出节点Q、QB产生影响，从而降低失调电压和放大延时。本发明采用上交叉耦合部放大电压信号，避免了反相器级联的控制方式，从而规避了现有专利的振荡风险。本发明解决了现有锁存型灵敏放大器存在失调电压干扰、以及现有专利存在振荡风险的问题。
-
公开(公告)号：CN117271436B
公开(公告)日：2024-02-02
申请号：CN202311551254.8
申请日：2023-11-21
Applicant: 安徽大学
IPC: G06F15/78 , G11C7/18 , G11C11/413 , G11C11/419
Abstract: 本发明涉及集成电路技术领域，更具体的，涉及基于SRAM的电流镜互补存内计算宏电路、及芯片。本发明公开了基于SRAM的电流镜互补存内计算宏电路，包括阵列运算模块、读写选择模块、互补充放电模块、电流镜模块、输入模块、输出模块。本发明可以实现32组5bit带符号数乘以1bit权重结果的同或累加计算。本发明通过电流镜模块为互补充放电模块提供互补的栅极控制电压，使充放电单元的充放电能力完全相同，从而保证BL单位时间的充电或放电量是相同的，以保证计算结果的精度。本发明的电流镜模块采用双层结构，可以有效降低驱动电流，使得功耗较小。本发明解决了现有存内计算结构进行同或累加运算(56)对比文件朱陈宇.基于RRAM的存内乘累加电路及逻辑运算电路设计.中国优秀硕士论文电子期刊.2023,全文.Zhiting Lin;Chunyu Peng.CascadeCurrent Mirror to Improve Linearity andConsistency in SRAM In-MemoryComputing.IEEE Journal of Solid-StateCircuits.2021,2550-2562.Zhiting Lin.In Situ Storing 8T SRAM-CIM Macro for Full-Array Boolean Logicand Copy Operations.IEEE Journal ofSolid-State Circuits.2022,1472-1486.
-
公开(公告)号：CN117476074A
公开(公告)日：2024-01-30
申请号：CN202311826688.4
申请日：2023-12-28
Applicant: 安徽大学
IPC: G11C11/419
Abstract: 本发明涉及灵敏放大器设计技术领域，更具体的，涉及基于上交叉耦合的自控制型SRAM感应放大电路、模块。本发明包括：使能控制部、上交叉耦合部、自控制输入部、预充电路部。本发明避免了VDD到VSS间过多晶体管串联，节约了电压余度。本发明采用自控制输入部，根据Q、QB的电压变化，自适应控制目标位线的信号输入与非目标位线的信号关断，避免非目标位线对输出节点Q、QB产生影响，从而降低失调电压和放大延时。本发明采用上交叉耦合部放大电压信号，避免了反相器级联的控制方式，从而规避了现有专利的振荡风险。本发明解决了现有锁存型灵敏放大器存在失调电压干扰、以及现有专利存在振荡风险的问题。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.017 seconds)
