-
公开(公告)号:CN115938430A
公开(公告)日:2023-04-07
申请号:CN202211604384.9
申请日:2022-12-13
Applicant: 安徽大学
IPC: G11C11/417 , G11C11/419 , G11C5/14 , G11C7/12 , G06F7/523
Abstract: 本发明涉及一种基于分支电流的存内累乘计算电路。该基于分支电流的存内累乘计算电路包括用于存储权重数据的存储阵列,存储阵列由多个相同的SRAM单元构成,每列SRAM单元共享位线BL、BLB。位线BL、BLB与用于复制一个恒流源电流的cascode电流镜单元连接。每列SRAM单元通过位线BL对应连接一个用于输出累乘结果的运算放大器单元。本发明通过cascode电流镜单元为位线BL、BLB提供稳定电流,通过给位线电流的方式替代给位线电压方式,运算功耗进一步降低;通过运算放大器单元能够产生稳定的输出电压,保证运算速度,稳定输出运算结果,并行度高,实现高速低功耗的乘累加计算。