公开(公告)号：CN117271436B

公开(公告)日：2024-02-02

申请号：CN202311551254.8

申请日：2023-11-21

Applicant: 安徽大学

Inventor： 彭春雨 ,  王雅娜 ,  李嘉祥 ,  闫声远 ,  关立军 ,  施琦 ,  卢文娟 ,  蔺智挺 ,  吴秀龙

IPC: G06F15/78 ,  G11C7/18 ,  G11C11/413 ,  G11C11/419

Abstract: 本发明涉及集成电路技术领域，更具体的，涉及基于SRAM的电流镜互补存内计算宏电路、及芯片。本发明公开了基于SRAM的电流镜互补存内计算宏电路，包括阵列运算模块、读写选择模块、互补充放电模块、电流镜模块、输入模块、输出模块。本发明可以实现32组5bit带符号数乘以1bit权重结果的同或累加计算。本发明通过电流镜模块为互补充放电模块提供互补的栅极控制电压，使充放电单元的充放电能力完全相同，从而保证BL单位时间的充电或放电量是相同的，以保证计算结果的精度。本发明的电流镜模块采用双层结构，可以有效降低驱动电流，使得功耗较小。本发明解决了现有存内计算结构进行同或累加运算(56)对比文件朱陈宇.基于RRAM的存内乘累加电路及逻辑运算电路设计.中国优秀硕士论文电子期刊.2023,全文.Zhiting Lin;Chunyu Peng.CascadeCurrent Mirror to Improve Linearity andConsistency in SRAM In-MemoryComputing.IEEE Journal of Solid-StateCircuits.2021,2550-2562.Zhiting Lin.In Situ Storing 8T SRAM-CIM Macro for Full-Array Boolean Logicand Copy Operations.IEEE Journal ofSolid-State Circuits.2022,1472-1486.

公开(公告)号：CN117219140B

公开(公告)日：2024-01-30

申请号：CN202311451934.2

申请日：2023-11-03

Applicant: 安徽大学

Inventor： 彭春雨 ,  李嘉祥 ,  关立军 ,  闫声远 ,  王雅娜 ,  卢文娟 ,  赵强 ,  李鑫 ,  吴秀龙 ,  周永亮

IPC: G11C11/418 ,  G11C11/419 ,  G11C7/12 ,  G11C8/08 ,  G11C5/14

Abstract: 本发明涉及集成电路技术领域，更具体的，涉及基于8T‑SRAM和电流镜的存内计算电路。本发明包括存储部、存内计算部、传输控制部、电流镜部、反相器部、关断控制部。本发明一方面将1bit权重存储在8T‑SRAM单元内，另一方面将5bit带符号数分为1bit符号位和4bit无符号数两部分、并分别输入到8T‑SRAM单元、传输控制部，从而在近存内计算的方式下实现5bit带符号数与1bit权重相乘及同或累加。本发明没有引入电容等非线性器件，可以保证计算结果精度，避免单元面积变大。本发明采用电流镜复制参考电流源Iref，使存内计算部充放电速度相等，可以极大程度减少充放电非线性，保证计算结果的准确性。

公开(公告)号：CN117219140A

公开(公告)日：2023-12-12

申请号：CN202311451934.2

申请日：2023-11-03

Applicant: 安徽大学

Inventor： 彭春雨 ,  李嘉祥 ,  关立军 ,  闫声远 ,  王雅娜 ,  卢文娟 ,  赵强 ,  李鑫 ,  吴秀龙 ,  周永亮

IPC: G11C11/418 ,  G11C11/419 ,  G11C7/12 ,  G11C8/08 ,  G11C5/14

Abstract: 本发明涉及集成电路技术领域，更具体的，涉及基于8T‑SRAM和电流镜的存内计算电路。本发明包括存储部、存内计算部、传输控制部、电流镜部、反相器部、关断控制部。本发明一方面将1bit权重存储在8T‑SRAM单元内，另一方面将5bit带符号数分为1bit符号位和4bit无符号数两部分、并分别输入到8T‑SRAM单元、传输控制部，从而在近存内计算的方式下实现5bit带符号数与1bit权重相乘及同或累加。本发明没有引入电容等非线性器件，可以保证计算结果精度，避免单元面积变大。本发明采用电流镜复制参考电流源Iref，使存内计算部充放电速度相等，可以极大程度减少充放电非线性，保证计算结果的准确性。

公开(公告)号：CN117271436A

公开(公告)日：2023-12-22

申请号：CN202311551254.8

申请日：2023-11-21

Applicant: 安徽大学

Inventor： 彭春雨 ,  王雅娜 ,  李嘉祥 ,  闫声远 ,  关立军 ,  施琦 ,  卢文娟 ,  蔺智挺 ,  吴秀龙

IPC: G06F15/78 ,  G11C7/18 ,  G11C11/413 ,  G11C11/419

Abstract: 本发明涉及集成电路技术领域，更具体的，涉及基于SRAM的电流镜互补存内计算宏电路、及芯片。本发明公开了基于SRAM的电流镜互补存内计算宏电路，包括阵列运算模块、读写选择模块、互补充放电模块、电流镜模块、输入模块、输出模块。本发明可以实现32组5bit带符号数乘以1bit权重结果的同或累加计算。本发明通过电流镜模块为互补充放电模块提供互补的栅极控制电压，使充放电单元的充放电能力完全相同，从而保证BL单位时间的充电或放电量是相同的，以保证计算结果的精度。本发明的电流镜模块采用双层结构，可以有效降低驱动电流，使得功耗较小。本发明解决了现有存内计算结构进行同或累加运算时精度较低、功耗较大的问题。