公开(公告)号：CN116362194A

公开(公告)日：2023-06-30

申请号：CN202310319749.1

申请日：2023-03-22

Applicant: 鹏城实验室

Inventor： 曾智圣 ,  黄增荣 ,  黄志鹏 ,  解壁伟 ,  李兴权

IPC: G06F30/3947

Abstract: 本发明公开了一种布线资源预分配方法、装置、计算设备及存储介质，属于电子设计自动化领域。所述方法包括：确定集成电路版图中的目标网格以及所述目标网格中的布线资源总量；将所述目标网格中各个目标线网的目标资源需求量作为变量，将作为变量的所述目标资源需求量和所述布线资源总量输入至预设的资源预分配模型以进行二次规划求解，得到各个所述目标线网在所述目标网格中的资源分配量。通过将本发明中的布线资源预分配方法，在集成电路布线之前进行资源的预分配，能够极大地避免布线拥塞的问题，提高集成电路版图资源的利用率。

公开(公告)号：CN119538845A

公开(公告)日：2025-02-28

申请号：CN202411637071.2

申请日：2024-11-15

Applicant: 鹏城实验室

Inventor： 李兴权 ,  李伟国 ,  曾智圣 ,  黄增荣 ,  陶思敏 ,  周平 ,  庄楚楠

IPC: G06F30/392 ,  G06F17/18 ,  G06F111/08

Abstract: 本申请公开了一种3D芯片布局模型及其构建方法、3D芯片布局方法，涉及3D芯片物理设计技术领域。该3D芯片布局模型包括：第一子模型和第二子模型，第一子模型的第K次迭代结果作为第二子模型第K次迭代的迭代输入参数，第二子模型第K次迭代结果作为第一子模型第K+1次迭代的迭代输入参数，K≥1；第一子模型用于基于最短线长和最少端子规则，根据线网信息和各单元的水平坐标确定各单元的层级坐标，其中，线网信息包括构成线网的单元信息；第二子模型用于根据各单元的层级坐标和线网信息对统合水平坐标进行迭代优化计算。采用上述3D芯片布局模型可以确定较优的单元坐标和端子数量，实现对3D芯片较优的布局规划。

公开(公告)号：CN118468800A

公开(公告)日：2024-08-09

申请号：CN202410556922.4

申请日：2024-05-07

Applicant: 鹏城实验室

Inventor： 蔡晔 ,  刘继康 ,  曾智圣 ,  黄增荣 ,  黄志鹏 ,  庄楚楠

IPC: G06F30/3947 ,  G06F30/398

Abstract: 本申请公开了一种芯片的详细布线方法、装置、设备、存储介质及程序产品，涉及芯片设计技术领域，该方法包括：对芯片的标准布线区域进行版图划分，并根据划分的多个布线子区域对芯片的布线线网和引脚连接点进行布线划分，生成布线路径和边界连接点；基于布线路径和边界连接点，对多个布线子区域进行并行布线处理，获得初始布线结果；根据设计规则检查对初始布线结果进行迭代优化，生成基准详细布线结果。由于本申请将芯片划分为多个布线子区域并进行并行布线处理，可实现布线的加速收敛，同时根据设计规则检查进行迭代优化，探索不同的布线解空间，可有效消除资源竞争导致的布线拥塞和大量设计规则违例的情况，从而减少了布线的时间开销。