公开(公告)号：CN118468793A

公开(公告)日：2024-08-09

申请号：CN202410556749.8

申请日：2024-05-07

Applicant: 鹏城实验室

Inventor： 陈仕健 ,  黄志鹏 ,  陶思敏 ,  黄增荣 ,  解壁伟 ,  李兴权

IPC: G06F30/392 ,  G06F30/398

Abstract: 本申请公开了一种布局时序优化方法、装置、设备、存储介质及产品，涉及电路设计自动化技术领域，所述的方法包括：根据时钟单元和逻辑单元的位置确定时序单元的初始位置，确定搜索窗口的初始中心点位置；根据时序单元的时序需求值和搜索窗口的预设移动方向确定移动向量；对移动向量在预设方向上进行分解，根据搜索窗口的尺寸规格和移动向量的分向量确定搜索窗口的偏移坐标，并根据偏移坐标调整时序单元的布局位置。由于本申请的搜索窗口重放置方案，有效调整时钟路径和逻辑路径的连接点，增大时序优化空间，计算搜索窗口的偏移坐标，根据偏移坐标调整搜索窗口的位置，能够帮助时序单元在每轮迭代中寻找到更优的位置，从而提升时序优化效率。

公开(公告)号：CN116245068A

公开(公告)日：2023-06-09

申请号：CN202310299456.1

申请日：2023-03-24

Applicant: 鹏城实验室

Inventor： 陈仕健 ,  黄志鹏 ,  解壁伟 ,  陶思敏 ,  李兴权

IPC: G06F30/392 ,  G06F30/398 ,  G06F30/3312 ,  G06F115/06

Abstract: 本申请公开了一种基于权值的时序驱动布局方法、装置、设备及可读存储介质，该方法包括：获取时序电路中时序终点的时序指标，并根据所述时序指标，得到时序关键性值；基于预设最值传播模型和所述时序关键性值，对多个线网进行赋权处理，得到线网权值，其中，所述线网权值是根据每个所述线网的所述时序关键性值的最大值确定的；根据所述线网权值，对时序电路中的多个单元进行全局扩散，确定全局布局阶段的初始单元坐标；基于预设总和传播模型与所述时序关键性值，计算得到最小时序违例值对应的第一坐标，并根据所述第一坐标以及所述初始单元坐标，进行单元重放置。本申请提升了时序驱动布局过程中的时序优化效率。

公开(公告)号：CN116467981A

公开(公告)日：2023-07-21

申请号：CN202310334789.3

申请日：2023-03-31

Applicant: 鹏城实验室

Inventor： 邱奕杭 ,  莫凯 ,  解壁伟 ,  黄志鹏 ,  陈仕健 ,  李兴权

IPC: G06F30/337 ,  G06F30/392

Abstract: 本申请公开了一种集成电路布局方法、设备及计算机可读存储介质，涉及集成电路技术领域。该集成电路布局方法包括以下步骤：获取初始网表电路对应的超图模型；对超图模型对应的无约束优化函数进行迭代求解，获得新的超图模型。在超图模型的单元密度总溢出值小于第一预设阈值后，获取超图模型中线网的斯坦纳树密度；根据斯坦纳树密度，对超图模型中电路单元进行面积膨胀，并进行迭代求解，直至达到预设收敛条件，获得新的超图模型作为全局布局电路；对全局布局电路进行合法化处理和局部调整处理，获得目标布局结果。本申请解决了目前针对拥塞估计的方法难以保证拥塞估计的质量和频率，导致超大规模集成电路布局的可布线性较差的技术问题。

公开(公告)号：CN116384315A

公开(公告)日：2023-07-04

申请号：CN202310352342.9

申请日：2023-03-24

Applicant: 鹏城实验室

Inventor： 黄志鹏 ,  赵雪岩 ,  陈仕健 ,  李江考 ,  邱奕杭 ,  李兴权

IPC: G06F30/392 ,  G06F30/398 ,  G06F111/04 ,  G06F111/06

Abstract: 本申请公开了一种芯片电路布局方法、装置、设备及存储介质，所述芯片电路布局方法包括：获取电路上各单元的位置信息；基于所述位置信息，确定所述电路的线网长度最小化优化问题；对所述线网长度最小化优化问题进行双层规划处理，得到双层变量形式的线网长度最小化优化问题，并将所述双层变量形式的线网长度最小化优化问题拆分成第一优化子问题和第二优化子问题；对所述第一优化子问题和所述第二优化子问题进行求解计算，得到所述单元的目标位置信息；基于所述目标位置信息，对所述单元进行位置布局，得到所述电路的布局方案。本申请中将电路的线网长度最小化优化问题转化为二层规划问题，以此捕获全局信息以进行优化，提高了电路的布局质量。

公开(公告)号：CN116362194A

公开(公告)日：2023-06-30

申请号：CN202310319749.1

申请日：2023-03-22

Applicant: 鹏城实验室

Inventor： 曾智圣 ,  黄增荣 ,  黄志鹏 ,  解壁伟 ,  李兴权

IPC: G06F30/3947

Abstract: 本发明公开了一种布线资源预分配方法、装置、计算设备及存储介质，属于电子设计自动化领域。所述方法包括：确定集成电路版图中的目标网格以及所述目标网格中的布线资源总量；将所述目标网格中各个目标线网的目标资源需求量作为变量，将作为变量的所述目标资源需求量和所述布线资源总量输入至预设的资源预分配模型以进行二次规划求解，得到各个所述目标线网在所述目标网格中的资源分配量。通过将本发明中的布线资源预分配方法，在集成电路布线之前进行资源的预分配，能够极大地避免布线拥塞的问题，提高集成电路版图资源的利用率。

公开(公告)号：CN118468800A

公开(公告)日：2024-08-09

申请号：CN202410556922.4

申请日：2024-05-07

Applicant: 鹏城实验室

Inventor： 蔡晔 ,  刘继康 ,  曾智圣 ,  黄增荣 ,  黄志鹏 ,  庄楚楠

IPC: G06F30/3947 ,  G06F30/398

Abstract: 本申请公开了一种芯片的详细布线方法、装置、设备、存储介质及程序产品，涉及芯片设计技术领域，该方法包括：对芯片的标准布线区域进行版图划分，并根据划分的多个布线子区域对芯片的布线线网和引脚连接点进行布线划分，生成布线路径和边界连接点；基于布线路径和边界连接点，对多个布线子区域进行并行布线处理，获得初始布线结果；根据设计规则检查对初始布线结果进行迭代优化，生成基准详细布线结果。由于本申请将芯片划分为多个布线子区域并进行并行布线处理，可实现布线的加速收敛，同时根据设计规则检查进行迭代优化，探索不同的布线解空间，可有效消除资源竞争导致的布线拥塞和大量设计规则违例的情况，从而减少了布线的时间开销。

公开(公告)号：CN116306465A

公开(公告)日：2023-06-23

申请号：CN202310375105.4

申请日：2023-04-10

Applicant: 鹏城实验室

Inventor： 李兴权 ,  李江考 ,  刘悦佐 ,  黄志鹏 ,  解壁伟 ,  黄增荣

IPC: G06F30/392 ,  G06F30/327 ,  G06N3/0464 ,  G06N3/084

Abstract: 本申请公开了一种宏单元布局方法、设备及计算机可读存储介质，涉及集成电路技术领域。该宏单元布局方法包括以下步骤：获取待布局电路网表信息和已训练布局模型；对所述待布局电路网表信息进行预处理，获得当前布局状态；将所述当前布局状态输入已训练布局模型，获得所述当前布局状态中待摆放宏单元的第一待摆放位置；根据所述第一待摆放位置对所述当前布局状态进行更新，获得新的当前布局状态，并将新的当前布局状态再次输入已训练布局模型；在获得所述待布局电路网表信息中所有待摆放宏单元的第一待摆放位置后，生成对应的宏单元布局结果，并基于所述宏单元布局结果进行宏单元布局。本申请解决了目前宏单元布局方法存在布局效果较差的技术问题。