-
公开(公告)号：CN120048299A
公开(公告)日：2025-05-27
申请号：CN202311607822.1
申请日：2023-11-27
Applicant: 长江存储科技有限责任公司
IPC: G11C7/06 , G11C11/4063
Abstract: 本申请实施例提供一种存储器装置及其操作方法、存储器系统以及感测电路。其中，存储器装置包括：存储器单元阵列；第一感测电路，通过第一数据线对耦合至存储器单元阵列；第二感测电路，通过第二数据线对耦合至第一数据线对；隔离电路，位于第一数据线对和第二数据线对之间；控制电路，被配置为：第一感测阶段，控制第一感测电路将数据信号放大至第一感测信号，控制隔离电路连通第一数据线对和第二数据线对；第二感测阶段和第二感测阶段之后的预充电阶段，控制隔离电路断开第一数据线对和第二数据线对，第二感测阶段控制第二感测电路将第一感测信号放大至第二感测信号，预充电阶段控制第二感测电路将第二数据线对充电至预充电电压。
-
公开(公告)号：CN119541576A
公开(公告)日：2025-02-28
申请号：CN202311114181.6
申请日：2023-08-29
Applicant: 长江存储科技有限责任公司
IPC: G11C11/406
Abstract: 本公开实施例公开了一种存储器及其操作方法、存储器系统和电子设备。该存储器包括存储单元阵列和耦接存储单元阵列的外围电路；外围电路包括：温度感测电路，温度感测电路被配置为：感测存储器的温度，基于感测的温度生成温度信号；控制逻辑电路，控制逻辑电路被配置为：基于温度信号和映射表确定目标刷新周期；其中，映射表包括多个预设温度信号和多个预设刷新周期，多个预设温度信号和多个预设刷新周期一一对应；刷新控制电路，刷新控制电路被配置为：将刷新信号的刷新周期调整为目标刷新周期；其中，刷新信号用于指示对存储单元阵列执行刷新操作。
-
公开(公告)号：CN112925728B
公开(公告)日：2024-09-06
申请号：CN202110339570.3
申请日：2019-05-05
Applicant: 长江存储科技有限责任公司
Abstract: 一种存储器控制系统包括存储器接口、微控制器和序列处理单元。所述存储器接口电路接收存储器操作命令，并且根据所述存储器操作命令来生成多个操作指令。所述微控制器被耦合到所述存储器接口电路。所述微控制器接收多个操作指令并且通过预定协议根据调度算法来生成多个任务指令。所述序列处理单元被耦合到所述微控制器。所述序列处理单元通过预定协议接收多个任务指令并且利用所述序列处理单元的所述至少一个有限状态机根据所述多个任务指令来控制存储器件的多个电路。
-
公开(公告)号：CN113261063B
公开(公告)日：2023-05-02
申请号：CN202180001099.5
申请日：2021-03-31
Applicant: 长江存储科技有限责任公司
IPC: G11C13/00
Abstract: 在特定方面，一种用于ZQ电阻器校准的电路可以包括第一输入，被配置为接收第一默认配置。该电路还可以包括第二输入，被配置为接收基于第一比较的第一校准值。该电路还可以包括第一输出，被配置为提供用于第一电阻器类别的第一电阻器代码。该电路可以另外包括第二输出，被配置为提供用于与第一电阻器类别不同的第二电阻器类别的第二电阻器代码。该电路还可以包括第一逻辑电路，被配置为接收来自第一输入的信号和来自第二输入的信号，并且将信号提供到第一输出。到第一输出的信号可以包括第一电阻器代码。第一电阻器代码可以与第二电阻器代码不同。
-
公开(公告)号：CN112948166B
公开(公告)日：2021-12-21
申请号：CN202110296212.9
申请日：2019-10-16
Applicant: 长江存储科技有限责任公司
Abstract: 本申请实施例公开了一种数据处理方法及相关产品，通过获取原始数据并将原始数据存储到存储器中的第一存储区；若原始数据的存储周期超过第一预设时长，则在原始数据存储周期内的任一中间时刻，读取第一存储区在中间时刻所存储的中间数据，并将中间数据存储到所述存储器中的第二存储区，在需要读取所述原始数据的读取时刻，读取第二存储区在读取时刻所存储的第二数据，并读取第一存储区在读取时刻所存储的第一数据，根据第二数据对第一存储区的第一数据进行纠错，得到修正后的原始数据，如此，能够通过提前存储任一中间时刻的中间数据，并在读取时刻根据中间数据进行纠错，在原始数据存储周期较长的情况下，能够保持纠错码模块较强的纠错能力。
-
Patent Agency Ranking
公开(公告)号：CN109103196B
公开(公告)日：2021-11-05
申请号：CN201811013316.9
申请日：2018-08-31
Applicant: 长江存储科技有限责任公司
IPC: H01L27/11563 , H01L27/1157 , H01L27/1158
Abstract: 本申请公开了一种三维存储器，该存储器中，其每个沟道孔内的第一掺杂类型材料层和第二掺杂类型材料层作为对应存储串的各个存储单元的源极和漏极，同一存储串内的各个存储单元均可以通过源极和漏极实现电路通路，因而，通过同一沟道孔内的第一掺杂类型材料层和第二掺杂类型材料层能够将同一存储串内的各个存储单元形成并联结构。如此，在每个存储单元的栅极上施加较小的控制电压即可实现对存储单元的选通，而且，因同一存储串内的各个存储单元为并联结构。因而，该三维存储器的结构有利于降低三维存储器中的读取干扰、传输干扰和编辑干扰。
-
公开(公告)号：CN112802514A
公开(公告)日：2021-05-14
申请号：CN202110093103.7
申请日：2021-01-25
Applicant: 长江存储科技有限责任公司
Inventor： 张黄鹏
Abstract: 本发明提供了一种闪存存储器的操作方法及装置，操作方法的特征在于：在对所述闪存存储器进行数据操作时，向所述闪存存储器写入操作命令；所述操作命令至少包括地址信息；所述地址信息包括数据地址和补偿特征值；所述闪存存储器包括外围电路和存储单元阵列；所述外围电路根据所述补偿特征值调节数据操作参数并对所述存储单元阵列中所述数据地址处的数据执行所述数据操作。本发明在对闪存存储器进行数据操作时，将补偿特征值设置于地址信息中，无需额外引入特征值设置序列，从而大幅节省了闪存存储器数据操作时间，提升了器件性能。
-
公开(公告)号：CN110993009A
公开(公告)日：2020-04-10
申请号：CN201911203481.5
申请日：2019-11-29
Applicant: 长江存储科技有限责任公司
Abstract: 本发明提供一种3D NAND存储器擦除时的电压控制方法，在真存储单元的字线的偏置电压处于擦除控制电压时，将阱掺杂区的偏置电压上升至擦除工作电压并保持所述擦除工作电压，在阱掺杂区的偏置电压上升至第一中间电压期间，将伪存储单元的字线的偏置电压保持在第一预设电压，而后，将伪存储单元的字线设置为浮置状态，其中，第一预设电压小于第一中间电压，这样，减小伪存储单元所在的字线的电压与相邻的真存储单元所在的字线的电压差，避免在真存储器单元所在的字线和伪存储器所在的字线之间产生隧穿，从而避免伪存储器单元阈值电压漂移，避免存储器单元串电流的降低，进而避免真存储器单元的读错误。
-
公开(公告)号：CN110383232A
公开(公告)日：2019-10-25
申请号：CN201980000831.X
申请日：2019-05-05
Applicant: 长江存储科技有限责任公司
IPC: G06F3/06
Abstract: 一种存储器控制系统包括存储器接口、微控制器和序列处理单元。所述存储器接口电路接收存储器操作命令，并且根据所述存储器操作命令来生成多个操作指令。所述微控制器被耦合到所述存储器接口电路。所述微控制器接收多个操作指令并且通过预定协议根据调度算法来生成多个任务指令。所述序列处理单元被耦合到所述微控制器。所述序列处理单元通过预定协议接收多个任务指令并且利用所述序列处理单元的所述至少一个有限状态机根据所述多个任务指令来控制存储器件的多个电路。
-
公开(公告)号：CN120071994A
公开(公告)日：2025-05-30
申请号：CN202311614274.5
申请日：2023-11-28
Applicant: 长江存储科技有限责任公司
IPC: G11C16/08
Abstract: 本公开实施例公开了一种存储器装置及其操作方法、存储器系统、计算机可读存储介质，本公开实施例提供的存储器装置，包括：第一缺陷地址信息存储器，被配置为存储多条初始缺陷地址信息；多条初始缺陷地址信息包括初始目标缺陷地址信息以及多条初始非目标缺陷地址信息；缺陷地址信息处理电路，与第一缺陷地址信息存储器连接，被配置为将初始目标缺陷地址信息和每一条初始非目标缺陷地址信息进行比较，并根据比较结果确定是否对初始非目标缺陷地址信息进行处理，并输出与多条初始缺陷地址信息对应的多条缺陷地址信息；以及第二缺陷地址信息存储器，与缺陷地址信息处理电路连接，被配置为存储多条缺陷地址信息。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.028 seconds)
