-
公开(公告)号：CN110993009A
公开(公告)日：2020-04-10
申请号：CN201911203481.5
申请日：2019-11-29
Applicant: 长江存储科技有限责任公司
Abstract: 本发明提供一种3D NAND存储器擦除时的电压控制方法，在真存储单元的字线的偏置电压处于擦除控制电压时，将阱掺杂区的偏置电压上升至擦除工作电压并保持所述擦除工作电压，在阱掺杂区的偏置电压上升至第一中间电压期间，将伪存储单元的字线的偏置电压保持在第一预设电压，而后，将伪存储单元的字线设置为浮置状态，其中，第一预设电压小于第一中间电压，这样，减小伪存储单元所在的字线的电压与相邻的真存储单元所在的字线的电压差，避免在真存储器单元所在的字线和伪存储器所在的字线之间产生隧穿，从而避免伪存储器单元阈值电压漂移，避免存储器单元串电流的降低，进而避免真存储器单元的读错误。
-
-
Patent Agency Ranking
公开(公告)号：CN110993009B
公开(公告)日：2022-03-11
申请号：CN201911203481.5
申请日：2019-11-29
Applicant: 长江存储科技有限责任公司
Abstract: 本发明提供一种3D NAND存储器擦除时的电压控制方法，在真存储单元的字线的偏置电压处于擦除控制电压时，将阱掺杂区的偏置电压上升至擦除工作电压并保持所述擦除工作电压，在阱掺杂区的偏置电压上升至第一中间电压期间，将伪存储单元的字线的偏置电压保持在第一预设电压，而后，将伪存储单元的字线设置为浮置状态，其中，第一预设电压小于第一中间电压，这样，减小伪存储单元所在的字线的电压与相邻的真存储单元所在的字线的电压差，避免在真存储器单元所在的字线和伪存储器所在的字线之间产生隧穿，从而避免伪存储器单元阈值电压漂移，避免存储器单元串电流的降低，进而避免真存储器单元的读错误。
-
-
公开(公告)号：CN114822652A
公开(公告)日：2022-07-29
申请号：CN202210267733.6
申请日：2019-11-29
Applicant: 长江存储科技有限责任公司
Abstract: 本发明提供一种3D NAND存储器擦除时的电压控制方法，在真存储单元的字线的偏置电压处于擦除控制电压时，将阱掺杂区的偏置电压上升至擦除工作电压并保持所述擦除工作电压，在阱掺杂区的偏置电压上升至第一中间电压期间，将伪存储单元的字线的偏置电压保持在第一预设电压，而后，将伪存储单元的字线设置为浮置状态，其中，第一预设电压小于第一中间电压，这样，减小伪存储单元所在的字线的电压与相邻的真存储单元所在的字线的电压差，避免在真存储器单元所在的字线和伪存储器所在的字线之间产生隧穿，从而避免伪存储器单元阈值电压漂移，避免存储器单元串电流的降低，进而避免真存储器单元的读错误。
-
公开(公告)号：CN113035256B
公开(公告)日：2022-05-10
申请号：CN202110351844.0
申请日：2018-11-05
Applicant: 长江存储科技有限责任公司
Abstract: 本发明实施例公开了一种闪存器的数据读取方法及装置、存储设备。所述方法包括：在干扰抑制阶段，向闪存器选择的字线施加用于抑制读取干扰的第一电压；在读取阶段，向所述闪存器选择的字线施加用于读取数据的第二电压；所述在干扰抑制阶段，向闪存器选择的字线施加用于抑制读取干扰的第一电压，包括：在位于所述读取阶段之前的第一干扰抑制阶段，向所述闪存器选择的字线施加第一子电压；所述第一电压包括所述第一子电压；所述第一子电压高于所述第二电压。
-
公开(公告)号：CN113035256A
公开(公告)日：2021-06-25
申请号：CN202110351844.0
申请日：2018-11-05
Applicant: 长江存储科技有限责任公司
Abstract: 本发明实施例公开了一种闪存器的数据读取方法及装置、存储设备。所述方法包括：在干扰抑制阶段，向闪存器选择的字线施加用于抑制读取干扰的第一电压；在读取阶段，向所述闪存器选择的字线施加用于读取数据的第二电压；所述在干扰抑制阶段，向闪存器选择的字线施加用于抑制读取干扰的第一电压，包括：在位于所述读取阶段之前的第一干扰抑制阶段，向所述闪存器选择的字线施加第一子电压；所述第一电压包括所述第一子电压；所述第一子电压高于所述第二电压。
-
-
-
-
-
-
Search Results
7
records
(took 0.025 seconds)
