-
公开(公告)号：CN119923961A
公开(公告)日：2025-05-02
申请号：CN202380010139.1
申请日：2023-08-07
Applicant: 长江存储科技有限责任公司
Abstract: 本公开提供了一种半导体结构及其制备方法、三维存储器、存储系统、电子设备，涉及半导体芯片技术领域，旨在优化3D NAND的制备工艺，提升3D NAND的结构可靠性。半导体结构包括半导体层、第一叠层结构、第二叠层结构、栅隔离结构和第一介质层。第一叠层结构包括交替设置的多个第一绝缘层和多个栅线层。第二叠层结构设置于第一叠层结构远离半导体层一侧，包括选择栅线层。栅隔离结构沿垂直于半导体层的方向，贯穿第一叠层结构和第二叠层结构。第一介质层设置于第二叠层结构远离半导体层的一侧，与栅隔离结构接触，且第一介质层覆盖至少部分栅隔离结构远离半导体层的表面。上述半导体结构应用于三维存储器中，以实现数据的读取和写入。
-
公开(公告)号：CN119923958A
公开(公告)日：2025-05-02
申请号：CN202380010643.1
申请日：2023-08-11
Applicant: 长江存储科技有限责任公司
Abstract: 提供了用于管理三维半导体器件的系统、设备和方法。在一方面，一种方法包括：在具有半导体材料的半导体衬底的第一侧中形成多个存储器单元串，在半导体衬底的第二相反侧中形半导体材料和隔离材料的多个交替条带，以及在半导体衬底的第二侧中形成位线。可以通过在半导体材料和隔离材料的交替条带上沉积金属材料层，以及通过在交替条带的半导体材料的对应条带中形成基于金属材料和半导体材料的复合导电材料而在所述半导体材料的对应条带中形成位线中的每条位线来形成位线。
-
公开(公告)号：CN119923724A
公开(公告)日：2025-05-02
申请号：CN202380011212.7
申请日：2023-08-30
Applicant: 长江存储科技有限责任公司
Inventor： 李志国
Abstract: 本公开涉及一种半导体封装。其中，该半导体封装，包括：第一半导体芯片；至少一个第二半导体芯片；以及开关保护电路，所述开关保护电路的第一端与所述第一半导体芯片连接，所述开关保护电路的第二端与每一个所述第二半导体芯片连接，且在所述半导体封装进行充电器件模型(CDM)放电时，处于关断状态，以断开所述第一半导体芯片与所述第二半导体芯片之间的连接。以此，减少在半导体封装进行CDM放电时，降低静电放电使半导体封装烧坏的几率。
-
公开(公告)号：CN119923688A
公开(公告)日：2025-05-02
申请号：CN202380011350.5
申请日：2023-07-11
Applicant: 长江存储科技有限责任公司
IPC: G11C8/10
Abstract: 一种存储器系统的操作方法、存储器系统及存储介质，包括：提供逻辑块管理表，逻辑块管理表包括对应M个第一逻辑块的标识的第一序列，M个第一逻辑块的标识被构建为环形队列并通过逻辑块管理表管理M个第一逻辑块的分配状态，M为大于或等于2的整数(S502)；以及按照M个第一逻辑块的标识在环形队列中的顺序，将分配状态为表示未分配的第一状态的某一第一逻辑块，分配给N个第二逻辑块中的某一第二逻辑块，N为大于M的整数，并在逻辑块管理表中将某一第一逻辑块的分配状态从第一状态更新为表示已分配的第二状态(S504)。
-
公开(公告)号：CN119902994A
公开(公告)日：2025-04-29
申请号：CN202311406747.2
申请日：2023-10-26
Applicant: 长江存储科技有限责任公司
Abstract: 本公开实施例提供了一种存储器系统及其操作方法、存储介质；其中，存储器系统包括：存储器装置；存储器控制器，与存储器装置耦接，且被配置为：确定存储器装置已设置访问保护时，进行第一协议认证；当第一协议认证通过后，对存储器装置执行访问操作。
-
Patent Agency Ranking
公开(公告)号：CN119894003A
公开(公告)日：2025-04-25
申请号：CN202311390238.5
申请日：2023-10-24
Applicant: 长江存储科技有限责任公司
Inventor： 陆聪
Abstract: 本公开提供了一种半导体器件的制备方法及半导体器件、存储系统，涉及半导体芯片技术领域，旨在解决半导体器件稳定性较差的问题。半导体器件的制备方法包括：形成存储堆叠结构，存储堆叠结构包括叠层结构和多个沟道结构，多个沟道结构沿叠层结构的层叠方向贯穿叠层结构，每个沟道结构包括沟道部。在叠层结构沿层叠方向的一侧表面形成多个条形导电部，多个条形导电部沿相交于层叠方向的第一方向延伸，且多个条形导电部在第二方向上间隔排布。去除至少一个条形导电部中的部分，使条形导电部中保留的部分构成沿第一方向间隔排布的多个沟道接触部，沟道接触部与沟道部接触。上述半导体器件应用于三维存储器中，以实现数据的读取和写入操作。
-
公开(公告)号：CN119893985A
公开(公告)日：2025-04-25
申请号：CN202311401090.0
申请日：2023-10-25
Applicant: 长江存储科技有限责任公司
IPC: H10B12/00
Abstract: 本申请提供了一种半导体结构及其制造方法、存储器、存储系统。半导体结构包括半导体层，半导体层包括沿第二方向延伸且沿第一方向和第三方向阵列分布的多个半导体柱，其中第一方向、第二方向和第三方向两两相交。制造半导体结构的方法包括：在半导体柱的侧壁上形成沿第三方向延伸的第一栅极结构；在半导体柱的侧壁上形成沿第一方向延伸的第二栅极结构，其中第二栅极结构和第一栅极结构沿第二方向间隔设置；以及形成与半导体柱连接且沿第一方向延伸的位线。
-
公开(公告)号：CN119893982A
公开(公告)日：2025-04-25
申请号：CN202311389119.8
申请日：2023-10-24
Applicant: 长江存储科技有限责任公司
IPC: H10B12/00 , H01L21/762
Abstract: 本公开提供了一种半导体结构及其制备方法，涉及半导体芯片技术领域，旨在解决如何降低晶体管之间产生的电磁干扰问题。半导体结构包括多个第一晶体管和隔离结构。至少两个第一晶体管沿第一方向排列。隔离结构位于在第一方向上相邻的两个第一晶体管之间。隔离结构包括孪晶诱导层和导体层，孪晶诱导层位于导体层和第一晶体管之间，且与导体层接触。上述半导体结构用于实现数据的读取和写入操作。
-
公开(公告)号：CN119847951A
公开(公告)日：2025-04-18
申请号：CN202311352729.0
申请日：2023-10-17
Applicant: 长江存储科技有限责任公司
Abstract: 本公开提供了一种存储器系统及操作方法、电子设备、计算机可读存储介质，存储器系统包括：存储器装置以及与所述存储器装置耦接的存储器控制器；所述存储器装置包括多个存储映射数据的第一子区域；所述存储器控制器与主机耦接；所述主机包括与所述多个第一子区域对应的多个第二子区域；映射数据包括逻辑地址至物理地址的映射关系；相互对应的所述第一子区域和所述第二子区域存储的映射数据的逻辑地址的范围相同；存储器控制器被配置为：将第一子区域划分为多个数据单元；当所述数据单元中的映射数据改变时，标记所述数据单元；基于所述第一子区域中的被标记的数据单元的数量确定是否触发与所述第一子区域对应的第二子区域中的映射数据的更新。
-
公开(公告)号：CN114175254B
公开(公告)日：2025-04-18
申请号：CN202180004170.5
申请日：2021-10-30
Applicant: 长江存储科技有限责任公司
Abstract: 本公开内容的各方面提供了一种包括第一管芯的半导体设备。第一管芯包括第一层堆叠体，第一层堆叠体包括位于第一管芯背面上的半导体层。形成第二层堆叠体，其包括交替地堆叠在第一管芯的正面上的栅极层和第一绝缘层。正面与背面相对。垂直结构包括设置在第一层堆叠体中的第一部分和延伸穿过第二层堆叠体的第二部分。第一部分在平行于第一管芯的主表面的方向上具有与第二部分不同的尺寸。
-
-
-
-
-
-
-
-
-
Search Results
7619
records
(took 0.109 seconds)
