-
公开(公告)号：CN119046217A
公开(公告)日：2024-11-29
申请号：CN202411107271.7
申请日：2024-08-13
Applicant: 西安空间无线电技术研究所
IPC: G06F13/42
Abstract: 本发明公开了一种基于FPGA的高速数据传输系统，包括ADC、FPGA和时钟模块，ADC集成有支持高速串行数据传输协议的数据传输接口，FPGA集成有GTH收发器，ADC的传输通道与FPGA的GTH收发器的传输通道一一对应；ADC与FPGA之间的数据传输分为物理层和协议层，在物理层，ADC与FPGA之间通过GTH收发器，对根据高速串行数据传输协议编码后的采样数据进行传输；在协议层，通过在FPGA中设计数据传输模块，利用该数据传输模块将GTH收发器接收的编码后采样数据进行解码、重组，得到ADC采样数据。本发明提高串行数据传输速率，将协议层和物理层分开，使用灵活，简化硬件系统设计。
-
公开(公告)号：CN115542999A
公开(公告)日：2022-12-30
申请号：CN202211042504.0
申请日：2022-08-29
Applicant: 西安空间无线电技术研究所
IPC: G05F1/567
Abstract: 本发明涉及一种单粒子瞬态加固LDO设计方法，属于CMOS集成电路空间单粒子效应防护技术领域。该方法通过使用双指数电流源模型，定位LDO电路中单粒子瞬态敏感节点分别为环路主级点和带隙基准源电路中负反馈放大器正向输入点。针对LDO核心电路，增加主级点电路模块的支路电流；针对LDO的带隙基本源电路，调整基准电路中的左右两侧bjt管比例为1:2，并设计模拟信号双路冗余电路结构实现加固。提高了LDO在空间辐照环境下的可靠性。
-
公开(公告)号：CN109257042B
公开(公告)日：2022-08-12
申请号：CN201811102791.3
申请日：2018-09-20
Applicant: 西安空间无线电技术研究所
IPC: H03L7/099
Abstract: 一种缓解SET效应的VCO环振电路，该环振电路为双环振结构，包括第一环振和第二环振，第一环振和第二环振中任一节点的输入均分别来自于第一环振和第二环振，当由于SET效应导致第一环振或第二环振中的任一节点输入电压发生跳变时，由另一个环振所提供的对应节点的输入电压保持正常。本发明提出的交叉耦合型双环VCO，使用双差分输入结构，使得每条环振电路可以抵消另一条环振在遭受SET时所产生的影响，可以有效的降低SET对VCO振荡频率的影响，提高了电路对SET的防护能力。
-
公开(公告)号：CN111221670A
公开(公告)日：2020-06-02
申请号：CN201911001645.6
申请日：2019-10-21
Applicant: 西安空间无线电技术研究所
IPC: G06F11/07
Abstract: 本发明涉及一种缓解检测冲突的单粒子软错误防护设计方法：(1)将待处理程序系统划分成模块节点，确定状态跳转无向连通图；(2)设置前驱节点的对等标签存储位，根据预先设置的规则，利用对等标签区分后继节点存在的状态跳转命名冲突；(3)确定状态跳转无向连通图中的长、圈以及对应的模块节点；(4)根据圈中模块节点数目的奇偶性结合图论定义，确定产生对等标签分配互斥情况的圈，并在该圈内，任选一个节点在其与前驱模块节点之间插入与功能无关的模块节点，形成迹并得到新的状态跳转无向连通图；(5)重构状态跳转执行流图；(6)通过插入比较检测错误指令的方式进行状态跳转错误检测，对发生状态跳转故障的模块节点进行故障恢复。
-
公开(公告)号：CN107918097B
公开(公告)日：2020-03-24
申请号：CN201710984897.X
申请日：2017-10-20
Applicant: 西安空间无线电技术研究所
IPC: G01R31/3185 , G01J5/22
Abstract: 一种实现可变LET值的系统功能中断截面自适应拟合方法，包括在饱和LET阈值范围内，对电路内部电路模块防护设计架构下的任意LET值系统功能中断截面拟合以及针对系统级防护架构下的定点LET值系统功能中断截面拟合两部分；两部分内容均利用已知试验数据，在饱和LET阈值内，拟合得到指定LET值下的系统功能中断截面值，减少通过单粒子辐照试验获取数据的依赖性，可缓解试验机时供需紧张问题，优化了单粒子试验过程，提升了系统抗SEU评估效率。
-
Patent Agency Ranking
公开(公告)号：CN104572103B
公开(公告)日：2017-07-11
申请号：CN201510009091.X
申请日：2015-01-08
Applicant: 西安空间无线电技术研究所 , 西安电子科技大学
Abstract: 本发明提供了一种基于分布函数的最坏执行时间WCET快速估计方法，通过对DSP工程目标代码(out文件)进行反汇编获得反汇编文件F；分析反汇编文件F，获取划分的各个基本块，得到程序的基本块集合B；辨识基本块集合B中各基本块之间的关系，构建程序流图C；计算每个基本块的执行时间T；将基本块执行时间T和基本块执行次数Ts作为权值得到加权的程序流图Cw；分析加权的程序流图Cw，获得总权值最大的路径，将最大的总权值作为程序最坏执行时间WCET。解决了现有技术中需运行程序得到测试样本的弊端和人工干预过多的问题以及传统PERT技术中贝塔分布参数估计方法的不合理性问题。
-
公开(公告)号：CN103886158B
公开(公告)日：2017-01-25
申请号：CN201410126616.3
申请日：2014-03-31
Applicant: 西安空间无线电技术研究所
IPC: G06F17/50
Abstract: 一种抗单粒子闩锁效应的标准单元设计方法，步骤如下：（1）在标准单元版图中进行阱接触保护带设计，即在标准单元版图中与阱接触相连并伸出到晶体管有源区两侧的区域设为保护带，并且在阱接触保护带上多打接触孔；（2）减小阱接触保护带的间距，阱接触保护带的间距（dWC）最大不超过4um（；3）增大NMOS和PMOS有源区的间距，NMOS和PMOS有源区的间距（dAA）不小于0.69um（；4）减小阱接触保护带距MOS管源极的距离，根据SMIC013MMRF工艺的设计规则，采用的第1、2和3层金属的节宽均为0.4μm，采用的单元高度为4.0μm，相当于10个金属层的节宽。本发明实现了抗单粒子闩锁效应的加固设计，代价小、易实现、可靠性高。
-
公开(公告)号：CN106328195A
公开(公告)日：2017-01-11
申请号：CN201610695813.6
申请日：2016-08-19
Applicant: 西安空间无线电技术研究所
IPC: G11C11/413 , G11C11/417
CPC classification number: G11C11/413 , G11C11/417
Abstract: 本发明一种抗单粒子翻转的SRAM，包括用基本存储单元构建的单bit存储阵列、行预译码电路、行二级译码电路、列预译码电路、列二级译码电路、灵敏放大电路、时序控制电路、读写控制电路、IO电路、EDAC时钟控制电路、EDAC编码电路、EDAC译码电路、EDAC输入输出电路；本发明将EDAC电路和SRAM电路设计成一个整体，通过合理设计内部时序控制电路，使得数据从读写到纠检错的编译码以及数据采样在一个时钟周期内完成，降低数据读写访问时间，满足工作时钟频率不小于200MHz的时序要求。
-
公开(公告)号：CN104598352B
公开(公告)日：2017-01-11
申请号：CN201510012002.7
申请日：2015-01-08
Applicant: 西安空间无线电技术研究所 , 西安电子科技大学
IPC: G06F11/26
Abstract: 本发明具体提供了一种用于SRAM型FPGA的快速可靠性评估方法，包括步骤：1)将待处理的VHD源程序按照VHDL硬件语言的设计规则所确定的模块划分准则划分成L个模块；2)结合硬件设计工具ISE，对该L个模块依次进行综合、映射、布局布线及生成XDL文件操作；3)用概率分析法，粗算得到各模块的软错误率并将其添加到粗算集合C1；4)对C1采用最大类间方差算法OSTU选取阈值δ；将软错误率大于δ的模块添加到细算集合C2中；5)对细算集合C2中各模块分别采用蒙特卡洛法进行软错误率SER的精确计算，并将结果从大到小保存于防护集合S中。本发明在保证计算精度的同时，能够尽可能的减少在SRAM型FPGA的可靠性评估过程中的计算时间。
-
公开(公告)号：CN104143116A
公开(公告)日：2014-11-12
申请号：CN201410352613.1
申请日：2014-07-23
Applicant: 西安空间无线电技术研究所
Abstract: 本发明一种基于粒子群算法的系统软防护组合优化方法包括以下步骤：按照系统功能将DSP、FPGA系统划分为N个功能模块；利用划分出的各功能模块，构造建立系统防护组合优化模型所需数据；根据划分出的功能模块以及得到的各功能模块的相关数据，建立系统防护组合优化模型；利用离散多目标粒子群算法对建立的系统防护组合优化模型进行求解，得到系统防护组合的一组最优解。本发明从系统角度对防护效果、防护代价进行了评估，以及对系统不同部位防护方法选择进行了优化，同可以用于指导DSP、FPGA系统中功能模块防护方法选择。
-
-
-
-
-
-
-
-
-
Search Results
64
records
(took 0.034 seconds)
