公开(公告)号：CN109257042B

公开(公告)日：2022-08-12

申请号：CN201811102791.3

申请日：2018-09-20

Applicant: 西安空间无线电技术研究所

Inventor： 王轩 ,  周国昌 ,  赖晓玲 ,  朱启 ,  巨艇

IPC: H03L7/099

Abstract: 一种缓解SET效应的VCO环振电路，该环振电路为双环振结构，包括第一环振和第二环振，第一环振和第二环振中任一节点的输入均分别来自于第一环振和第二环振，当由于SET效应导致第一环振或第二环振中的任一节点输入电压发生跳变时，由另一个环振所提供的对应节点的输入电压保持正常。本发明提出的交叉耦合型双环VCO，使用双差分输入结构，使得每条环振电路可以抵消另一条环振在遭受SET时所产生的影响，可以有效的降低SET对VCO振荡频率的影响，提高了电路对SET的防护能力。

公开(公告)号：CN103886158B

公开(公告)日：2017-01-25

申请号：CN201410126616.3

申请日：2014-03-31

Applicant: 西安空间无线电技术研究所

Inventor： 周国昌 ,  巨艇 ,  赖晓玲 ,  王轩 ,  张健

IPC: G06F17/50

Abstract: 一种抗单粒子闩锁效应的标准单元设计方法，步骤如下：（1）在标准单元版图中进行阱接触保护带设计，即在标准单元版图中与阱接触相连并伸出到晶体管有源区两侧的区域设为保护带，并且在阱接触保护带上多打接触孔；（2）减小阱接触保护带的间距，阱接触保护带的间距（dWC）最大不超过4um（；3）增大NMOS和PMOS有源区的间距，NMOS和PMOS有源区的间距（dAA）不小于0.69um（；4）减小阱接触保护带距MOS管源极的距离，根据SMIC013MMRF工艺的设计规则，采用的第1、2和3层金属的节宽均为0.4μm，采用的单元高度为4.0μm，相当于10个金属层的节宽。本发明实现了抗单粒子闩锁效应的加固设计，代价小、易实现、可靠性高。

公开(公告)号：CN106328195A

公开(公告)日：2017-01-11

申请号：CN201610695813.6

申请日：2016-08-19

Applicant: 西安空间无线电技术研究所

Inventor： 张健 ,  赖晓玲 ,  周国昌 ,  巨艇 ,  王轩

IPC: G11C11/413 ,  G11C11/417

CPC classification number: G11C11/413 ,  G11C11/417

Abstract: 本发明一种抗单粒子翻转的SRAM，包括用基本存储单元构建的单bit存储阵列、行预译码电路、行二级译码电路、列预译码电路、列二级译码电路、灵敏放大电路、时序控制电路、读写控制电路、IO电路、EDAC时钟控制电路、EDAC编码电路、EDAC译码电路、EDAC输入输出电路；本发明将EDAC电路和SRAM电路设计成一个整体，通过合理设计内部时序控制电路，使得数据从读写到纠检错的编译码以及数据采样在一个时钟周期内完成，降低数据读写访问时间，满足工作时钟频率不小于200MHz的时序要求。

公开(公告)号：CN106452424B

公开(公告)日：2019-04-09

申请号：CN201610782319.3

申请日：2016-08-30

Applicant: 西安空间无线电技术研究所

Inventor： 王轩 ,  巨艇 ,  张健 ,  周国昌 ,  赖晓玲

IPC: H03K19/0185

Abstract: 本发明涉及一种具有预加重的差分驱动器，包括差分信号生成模块,差分驱动模块、预加重模块、控制信号生成模块和偏置电压模块。本发明在差分驱动器中增加了预加重模块，提高了输出信号的速率和抗干扰性，与输入信号具有良好的匹配度，提高了预加重后信号的质量；控制信号模块具有速率快，延时小的特点，可以精准的在输入信号上升/下降时向驱动电路提供预加重的功能，保证了预加重后的信号质量；在具有双电流源的预加重模块可以工作在更低的电压下，且提供的瞬间高压可以有效的抑制噪声，提高信号传输距离。

公开(公告)号：CN103886158A

公开(公告)日：2014-06-25

申请号：CN201410126616.3

申请日：2014-03-31

Applicant: 西安空间无线电技术研究所

Inventor： 周国昌 ,  巨艇 ,  赖晓玲 ,  王轩 ,  张健

IPC: G06F17/50

Abstract: 一种抗单粒子闩锁效应的标准单元设计方法，步骤如下：（1）在标准单元版图中进行阱接触保护带设计，即在标准单元版图中与阱接触相连并伸出到晶体管有源区两侧的区域设为保护带，并且在阱接触保护带上多打接触孔；（2）减小阱接触保护带的间距，阱接触保护带的间距（dWC）最大不超过4um；（3）增大NMOS和PMOS有源区的间距，NMOS和PMOS有源区的间距（dAA）不小于0.69um；（4）减小阱接触保护带距MOS管源极的距离，根据SMIC013MMRF工艺的设计规则，采用的第1、2和3层金属的节宽均为0.4μm，采用的单元高度为4.0μm，相当于10个金属层的节宽。本发明实现了抗单粒子闩锁效应的加固设计，代价小、易实现、可靠性高。

公开(公告)号：CN106849943A

公开(公告)日：2017-06-13

申请号：CN201611194030.6

申请日：2016-12-21

Applicant: 西安空间无线电技术研究所

Inventor： 王轩 ,  周国昌 ,  巨艇 ,  赖晓玲 ,  张健

IPC: H03L7/099 ,  H03K19/003

CPC classification number: H03L7/0995 ,  H03K19/00338

Abstract: 一种缓解SET效应的VCO偏置电路，针对压控振荡器中偏置电路在辐照条件下出现电压抖动而导致输出频率异常现象，本发明根据分压原理，将冗余偏置单元串联电阻后并联，降低在单一敏感点上电压抖动而引起的偏置电压抖动。本电路中通过使用电阻替代晶体管，减少了电路敏感点的数量。在通常状态下，由于电阻上不通过电流，电阻两侧的电压相等，当SET的发生时，电阻两侧节点电压发生改变，而电阻并联的方式可有效的降低电阻两侧的电压改变量，而并联电阻的路数越多，对电压的抑制作用越大，但引入的电路开销越大，本发明在设计时合理的考虑电路开销与加固效果之间的关系，选择了三路并联结构，减少了SET带来的影响，提高了电路的抗辐照性能。

公开(公告)号：CN104914917A

公开(公告)日：2015-09-16

申请号：CN201510279042.8

申请日：2015-05-27

Applicant: 西安空间无线电技术研究所

Inventor： 王轩 ,  巨艇 ,  朱启 ,  赖晓玲 ,  龚科

IPC: G05F1/56

Abstract: 本发明涉及一种阻值调节带隙电压电流基准源电路，属于CMOS模拟电路设计技术领域。该基准源电路中的启动电路的存在避免了电路进入零点从而保证了电路正常工作；该基准源电路中使用cascade结构，基准源电路两臂对称性好，在电源偏置及工艺偏差情况下不会较大的引入电路失调；利用Q3的负温飘系数进行补偿，基准电压的温飘系数较小；加入了电阻调节电阻，使得电阻值可控，降低了工艺偏差带来的风险；通过一个带隙结构同时提供了基准电压与基准电流的基准源。

公开(公告)号：CN110908426B

公开(公告)日：2022-04-22

申请号：CN201911043357.7

申请日：2019-10-30

Applicant: 西安空间无线电技术研究所

Inventor： 王倩琼 ,  王轩 ,  巨艇 ,  赖晓玲 ,  张健 ,  邓星星

IPC: G05F1/567

Abstract: 一种总剂量防护带隙基准源电路，包括：带隙核心电路、启动电路I、动态基极补偿分支电路I、动态基极补偿分支II、电源抑制比PSRR增强电路、启动电路II和带隙输出电压电路。动态基极补偿分支电路I和动态基极补偿分支电路II用于补偿带隙核心电路在受到辐照总剂量效应下所感生的双极性晶体管基极泄漏电流，二者间又利用反馈环路实现稳定结构；电源抑制比PSRR增强电路提供带隙核心电路的栅极偏置电压实现提高电源抑制比；带隙输出电压电路则将带隙核心电路的输出参考电流信号Iref转化为参考电压信号Vref，并向外输出；启动电路II接收带隙输出电压电路输出的带隙参考电压Vref，向带隙核心电路提供启动信号。本发明利用动态基极补偿机制实现抗辐照总剂量效应。

公开(公告)号：CN106847332B

公开(公告)日：2020-09-18

申请号：CN201611203359.4

申请日：2016-12-23

Applicant: 西安空间无线电技术研究所

Inventor： 张健 ,  赖晓玲 ,  巨艇 ,  周国昌 ,  王轩

IPC: G11C11/412 ,  G06F30/392

Abstract: 一种低资源消耗的SRAM存储单元SEL加固方法，首先对SRAM存储单元使用阱接触隔离NMOS管与PMOS管，对PMOS管采用未封口保护环进行加固，使用未封口保护环连接PMOS管的源级，然后对SRAM存储单元中的NMOS管采用非U型保护带方式进行加固，在满足工艺规则的前提下在未封口保护环与非U型保护带上多打接触孔；调整SRAM存储单元中PMOS管采用的未封口保护环与NMOS管采用的非U型保护带的间距，最后优化PMOS管和NMOS管有源区的距离；在SRAM存储单元中的NMOS管区域加上NC层，提高NMOS管的阈值电压。本发明与现有技术相比，具有面积开销低、布线资源消耗低，降低SRAM中由存储单元构成的存储阵列的资源消耗的优点，具有很好的使用价值。

公开(公告)号：CN110908426A

公开(公告)日：2020-03-24

申请号：CN201911043357.7

申请日：2019-10-30

Applicant: 西安空间无线电技术研究所

Inventor： 王倩琼 ,  王轩 ,  巨艇 ,  赖晓玲 ,  张健 ,  邓星星

IPC: G05F1/567

Abstract: 一种总剂量防护带隙基准源电路，包括：带隙核心电路、启动电路I、动态基极补偿分支电路I、动态基极补偿分支II、电源抑制比PSRR增强电路、启动电路II和带隙输出电压电路。动态基极补偿分支电路I和动态基极补偿分支电路II用于补偿带隙核心电路在受到辐照总剂量效应下所感生的双极性晶体管基极泄漏电流，二者间又利用反馈环路实现稳定结构；电源抑制比PSRR增强电路提供带隙核心电路的栅极偏置电压实现提高电源抑制比；带隙输出电压电路则将带隙核心电路的输出参考电流信号Iref转化为参考电压信号Vref，并向外输出；启动电路II接收带隙输出电压电路输出的带隙参考电压Vref，向带隙核心电路提供启动信号。本发明利用动态基极补偿机制实现抗辐照总剂量效应。