用于数字信号处理平台架构的单粒子效应防护系统及方法

    公开(公告)号:CN105068969B

    公开(公告)日:2018-02-09

    申请号:CN201510422774.8

    申请日:2015-07-17

    Abstract: 用于数字信号处理平台架构的单粒子效应防护系统及方法,目的是解决空间环境下数字信号处理平台的SEFI(Single Event Upset单粒子功能中断)问题。本发明通过多种措施的有机融合,细化和完善支持多层级单粒子软错误防护、检测和恢复技术的平台架构,提出了系统的DSP和FPGA单粒子功能中断故障检测及恢复方法,可有效减缓数字信号处理平台的SEFI效应。本发明可以有效克服长时间在轨工作的系统单粒子功能中断问题。

    一种基于FPGA的高速数据传输系统
    2.
    发明公开

    公开(公告)号:CN119046217A

    公开(公告)日:2024-11-29

    申请号:CN202411107271.7

    申请日:2024-08-13

    Abstract: 本发明公开了一种基于FPGA的高速数据传输系统,包括ADC、FPGA和时钟模块,ADC集成有支持高速串行数据传输协议的数据传输接口,FPGA集成有GTH收发器,ADC的传输通道与FPGA的GTH收发器的传输通道一一对应;ADC与FPGA之间的数据传输分为物理层和协议层,在物理层,ADC与FPGA之间通过GTH收发器,对根据高速串行数据传输协议编码后的采样数据进行传输;在协议层,通过在FPGA中设计数据传输模块,利用该数据传输模块将GTH收发器接收的编码后采样数据进行解码、重组,得到ADC采样数据。本发明提高串行数据传输速率,将协议层和物理层分开,使用灵活,简化硬件系统设计。

    一种适用于复杂数模混合系统的电源启动时序自控制电路

    公开(公告)号:CN112398328A

    公开(公告)日:2021-02-23

    申请号:CN202011331209.8

    申请日:2020-11-24

    Abstract: 本申请公开了一种适用于复杂数模混合系统的电源启动时序自控制电路,该电路包括:复杂数模混合系统中的多种集成电路、供电模块以及无源延迟网络;其中,多种集成电路,包括数字处理器、数模混合器、时钟分配器以及专用器件;供电模块,包括开关电源,线性稳压器以及专用供电模块,开关电源用于为数字处理器以及数字混合器的数字部分供电,线性稳压器用于为数字混合器的模拟部分供电,专用供电模块用于为时钟分配器或专用器件供电;无源延迟网络,包括电阻和电容,与开关电源连接,用于控制开关电源根据预设的启动时序启动,其中,电阻值和电容值是根据开关电源的使能端预设门限电平设置的。本申请解决了现有技术中电路设计较为复杂的技术问题。

    用于数字信号处理平台架构的单粒子效应防护系统及方法

    公开(公告)号:CN105068969A

    公开(公告)日:2015-11-18

    申请号:CN201510422774.8

    申请日:2015-07-17

    Abstract: 用于数字信号处理平台架构的单粒子效应防护系统及方法,目的是解决空间环境下数字信号处理平台的SEFI(Single Event Upset单粒子功能中断)问题。本发明通过多种措施的有机融合,细化和完善支持多层级单粒子软错误防护、检测和恢复技术的平台架构,提出了系统的DSP和FPGA单粒子功能中断故障检测及恢复方法,可有效减缓数字信号处理平台的SEFI效应。本发明可以有效克服长时间在轨工作的系统单粒子功能中断问题。

    一种适用于复杂数模混合系统的电源启动时序自控制电路

    公开(公告)号:CN112398328B

    公开(公告)日:2022-04-12

    申请号:CN202011331209.8

    申请日:2020-11-24

    Abstract: 本申请公开了一种适用于复杂数模混合系统的电源启动时序自控制电路,该电路包括:复杂数模混合系统中的多种集成电路、供电模块以及无源延迟网络;其中,多种集成电路,包括数字处理器、数模混合器、时钟分配器以及专用器件;供电模块,包括开关电源,线性稳压器以及专用供电模块,开关电源用于为数字处理器以及数字混合器的数字部分供电,线性稳压器用于为数字混合器的模拟部分供电,专用供电模块用于为时钟分配器或专用器件供电;无源延迟网络,包括电阻和电容,与开关电源连接,用于控制开关电源根据预设的启动时序启动,其中,电阻值和电容值是根据开关电源的使能端预设门限电平设置的。本申请解决了现有技术中电路设计较为复杂的技术问题。

    一种用于星载环境下的队列缓存器

    公开(公告)号:CN204719742U

    公开(公告)日:2015-10-21

    申请号:CN201520324680.2

    申请日:2015-05-19

    Abstract: 本实用新型一种用于星载环境下的队列缓存器包括队列信息RAM、逻辑地址RAM、CRC生成器、CRC校验器、RAM地址控制器、SDRAM地址映射电路、SDRAM控制器、SDRAM存储芯片、SDRAM数据缓存器、接收数据缓存器、发送数据缓存器。本实用新型可以实现对指针寄存器在空间单粒子干扰下发生错误的防护以及对发生错误的识别和更正,同时本实用新型实现了缓存队列管理的低资源高可靠性要求,既可用于星载处理器中,也可以用于高可靠性的地面设备中。

    一种高速抗干扰时钟电路

    公开(公告)号:CN204597912U

    公开(公告)日:2015-08-26

    申请号:CN201520364721.0

    申请日:2015-05-30

    Inventor: 张彦 刘军峰 马婷

    Abstract: 本实用新型公开了一种高速抗干扰时钟电路,包括控制芯片U1以及依次连接的用于设置不同频段信号的信号源、用于对所述信号源输出的功率调节且阻抗匹配的功率衰减电路、用于将所述功率衰减电路输出的单端电压信号转换为差分信号并放大的差分放大电路和用于分别对所述差分放大电路输出的差分电压信号限幅去噪的双向限幅滤波电路,双向限幅滤波电路的第一输出端接有第一阻抗匹配电路,双向限幅滤波电路的第二输出端接有第二阻抗匹配电路,第一阻抗匹配电路的输出端和第二阻抗匹配电路的输出端均与所述控制芯片U1相接,本实用新型设计新颖,结构简单,采用可调电阻组成的π型功率衰减器适应信号源输出的不同频段信号,抗干扰性强,实用性强。

Patent Agency Ranking