-
公开(公告)号：CN115542999A
公开(公告)日：2022-12-30
申请号：CN202211042504.0
申请日：2022-08-29
Applicant: 西安空间无线电技术研究所
IPC: G05F1/567
Abstract: 本发明涉及一种单粒子瞬态加固LDO设计方法，属于CMOS集成电路空间单粒子效应防护技术领域。该方法通过使用双指数电流源模型，定位LDO电路中单粒子瞬态敏感节点分别为环路主级点和带隙基准源电路中负反馈放大器正向输入点。针对LDO核心电路，增加主级点电路模块的支路电流；针对LDO的带隙基本源电路，调整基准电路中的左右两侧bjt管比例为1:2，并设计模拟信号双路冗余电路结构实现加固。提高了LDO在空间辐照环境下的可靠性。
-
公开(公告)号：CN109257042B
公开(公告)日：2022-08-12
申请号：CN201811102791.3
申请日：2018-09-20
Applicant: 西安空间无线电技术研究所
IPC: H03L7/099
Abstract: 一种缓解SET效应的VCO环振电路，该环振电路为双环振结构，包括第一环振和第二环振，第一环振和第二环振中任一节点的输入均分别来自于第一环振和第二环振，当由于SET效应导致第一环振或第二环振中的任一节点输入电压发生跳变时，由另一个环振所提供的对应节点的输入电压保持正常。本发明提出的交叉耦合型双环VCO，使用双差分输入结构，使得每条环振电路可以抵消另一条环振在遭受SET时所产生的影响，可以有效的降低SET对VCO振荡频率的影响，提高了电路对SET的防护能力。
-
公开(公告)号：CN111221670A
公开(公告)日：2020-06-02
申请号：CN201911001645.6
申请日：2019-10-21
Applicant: 西安空间无线电技术研究所
IPC: G06F11/07
Abstract: 本发明涉及一种缓解检测冲突的单粒子软错误防护设计方法：(1)将待处理程序系统划分成模块节点，确定状态跳转无向连通图；(2)设置前驱节点的对等标签存储位，根据预先设置的规则，利用对等标签区分后继节点存在的状态跳转命名冲突；(3)确定状态跳转无向连通图中的长、圈以及对应的模块节点；(4)根据圈中模块节点数目的奇偶性结合图论定义，确定产生对等标签分配互斥情况的圈，并在该圈内，任选一个节点在其与前驱模块节点之间插入与功能无关的模块节点，形成迹并得到新的状态跳转无向连通图；(5)重构状态跳转执行流图；(6)通过插入比较检测错误指令的方式进行状态跳转错误检测，对发生状态跳转故障的模块节点进行故障恢复。
-
公开(公告)号：CN103886158B
公开(公告)日：2017-01-25
申请号：CN201410126616.3
申请日：2014-03-31
Applicant: 西安空间无线电技术研究所
IPC: G06F17/50
Abstract: 一种抗单粒子闩锁效应的标准单元设计方法，步骤如下：（1）在标准单元版图中进行阱接触保护带设计，即在标准单元版图中与阱接触相连并伸出到晶体管有源区两侧的区域设为保护带，并且在阱接触保护带上多打接触孔；（2）减小阱接触保护带的间距，阱接触保护带的间距（dWC）最大不超过4um（；3）增大NMOS和PMOS有源区的间距，NMOS和PMOS有源区的间距（dAA）不小于0.69um（；4）减小阱接触保护带距MOS管源极的距离，根据SMIC013MMRF工艺的设计规则，采用的第1、2和3层金属的节宽均为0.4μm，采用的单元高度为4.0μm，相当于10个金属层的节宽。本发明实现了抗单粒子闩锁效应的加固设计，代价小、易实现、可靠性高。
-
公开(公告)号：CN106328195A
公开(公告)日：2017-01-11
申请号：CN201610695813.6
申请日：2016-08-19
Applicant: 西安空间无线电技术研究所
IPC: G11C11/413 , G11C11/417
CPC classification number: G11C11/413 , G11C11/417
Abstract: 本发明一种抗单粒子翻转的SRAM，包括用基本存储单元构建的单bit存储阵列、行预译码电路、行二级译码电路、列预译码电路、列二级译码电路、灵敏放大电路、时序控制电路、读写控制电路、IO电路、EDAC时钟控制电路、EDAC编码电路、EDAC译码电路、EDAC输入输出电路；本发明将EDAC电路和SRAM电路设计成一个整体，通过合理设计内部时序控制电路，使得数据从读写到纠检错的编译码以及数据采样在一个时钟周期内完成，降低数据读写访问时间，满足工作时钟频率不小于200MHz的时序要求。
-
Patent Agency Ranking
公开(公告)号：CN117608916A
公开(公告)日：2024-02-27
申请号：CN202311369346.4
申请日：2023-10-20
Applicant: 西安空间无线电技术研究所
Abstract: 一种基于NOR FLASH的在轨记忆加载系统及方法，通过包括星上单机FPGA、重构控制器、NOR FLASH存储器的在轨记忆加载系统，基于非易失存储器NOR FLASH来存储当前目标位流映射信息，确保星上数字单机在断电并重新加电后，仍可按照上一次设备断电前的加载来源，完成对星上SRAM型FPGA的加载，确保星上单机快速启动工作，在减少星地通信资源开销的同时，提升星上设备的执行效率。
-
公开(公告)号：CN107957972B
公开(公告)日：2021-10-01
申请号：CN201711036288.8
申请日：2017-10-30
Applicant: 西安空间无线电技术研究所
Abstract: 本发明提出一种基于FPGA的在轨重构系统及方法。在卫星开机时对执行机构配置原始数据，并在需要在轨重构时，经过对重构数据的多次校验来保证重构数据的正确性，同时，不论配置数据是原始数据还是重构数据，均利用配置数据对执行机构不断刷新，来保证执行机构的数据的正确性。
-
公开(公告)号：CN109257042A
公开(公告)日：2019-01-22
申请号：CN201811102791.3
申请日：2018-09-20
Applicant: 西安空间无线电技术研究所
IPC: H03L7/099
Abstract: 一种缓解SET效应的VCO环振电路，该环振电路为双环振结构，包括第一环振和第二环振，第一环振和第二环振中任一节点的输入均分别来自于第一环振和第二环振，当由于SET效应导致第一环振或第二环振中的任一节点输入电压发生跳变时，由另一个环振所提供的对应节点的输入电压保持正常。本发明提出的交叉耦合型双环VCO，使用双差分输入结构，使得每条环振电路可以抵消另一条环振在遭受SET时所产生的影响，可以有效的降低SET对VCO振荡频率的影响，提高了电路对SET的防护能力。
-
公开(公告)号：CN107957972A
公开(公告)日：2018-04-24
申请号：CN201711036288.8
申请日：2017-10-30
Applicant: 西安空间无线电技术研究所
CPC classification number: G06F15/7871 , G06F11/0739 , G06F11/0793 , G06F11/1004
Abstract: 本发明提出一种基于FPGA的在轨重构系统及方法。在卫星开机时对执行机构配置原始数据，并在需要在轨重构时，经过对重构数据的多次校验来保证重构数据的正确性，同时，不论配置数据是原始数据还是重构数据，均利用配置数据对执行机构不断刷新，来保证执行机构的数据的正确性。
-
公开(公告)号：CN107945827A
公开(公告)日：2018-04-20
申请号：CN201711028717.7
申请日：2017-10-29
Applicant: 西安空间无线电技术研究所
IPC: G11C11/406 , G06F17/12
Abstract: 一种基于Virtex5器件的位流文件解析方法及定时刷新方法，其中解析方法步骤如下：(1)对Virtex5型至少8个系列的器件进行底层架构分析，确定每个系列器件的资源类型；(2)对每个系列器件的位流文件帧结构进行分析，确定每帧的bit数以及包含的资源类型、大小、位置，计算位流文件的总bit数；(3)根据步骤(1)、(2)的结果，通过ISE生成Virtex5型对应系列器件的位流文件，根据生成的位流文件的总bit数与步骤(2)中计算的总bit数进行比较，判断步骤(1)(2)的分析是否准确，若准确执行步骤(4)，否则重新从步骤(1)开始分析；(4)针对每个系列的器件，根据位流文件的总bit数构建以资源类型长度为未知数的多元方程，得到一个多元方程组，求解该方程组，得到资源类型的大小。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.03 seconds)
