-
公开(公告)号:CN116314143A
公开(公告)日:2023-06-23
申请号:CN202211736852.8
申请日:2022-12-30
Applicant: 西安微电子技术研究所
IPC: H01L23/552 , H01L29/872
Abstract: 本发明公开了一种提高抗单粒子性能的埋P+SiC JBS结构,包括阴极金属、阳极金属、SiC N+衬底、N型缓冲层、N‑外延层、P+埋层和JBS接触P+,所述SiC N+衬底的上方设置N型缓冲层和N‑外延层,所述N‑外延层的上方连接JBS接触P+,其中,所述JBS接触P+设置在阴极金属和N‑外延层之间,所述N‑外延层和SiC N+衬底之间设置N型缓冲层,所述SiC N+衬底的下方设置阴极金属,所述JBS接触P+的上方连接设置阳极金属,所述N‑外延层和JBS接触P+之间设置P+埋层。通过改进SiC JBS结构,保证原有SiC JBS结构正向压降低、反向漏电小的优点,同时,能够保证在单粒子辐照时,减少空穴向阳极金属的收集和电子向阴极金属的收集,并且防止漏电过大和烧毁。
-
公开(公告)号:CN115954344A
公开(公告)日:2023-04-11
申请号:CN202211740510.3
申请日:2022-12-30
Applicant: 西安微电子技术研究所
IPC: H01L23/552 , H01L29/872
Abstract: 本发明公开了一种提高抗单粒子性能的倒T型P+碳化硅JBS结构;碳化硅N+衬底的下表面为阴极金属,碳化硅N+衬底上为N型缓冲层和N‑外延层,N型缓冲层的浓度大于N‑外延层的浓度,N‑外延层的上表面内间隔均匀分布P+,N‑外延层及P+的上表面为阳极金属。通过设置缓冲层,在单粒子辐照时,利用缓冲层对单粒子入射径迹产生的电子空穴进行平衡和再分配,减少空穴向阳极金属的收集和电子向阴极金属的收集,减少空穴在肖特基接触面的积累,并将P+结构设置为倒T型,利用倒T型P+的耗尽区有效夹断单粒子入射产生的电子‑空穴对径迹,抑制空穴在阳极金属和N‑外延层接触面的积累,防止漏电过大和烧毁。
-
公开(公告)号:CN112967931A
公开(公告)日:2021-06-15
申请号:CN202110217383.8
申请日:2021-02-26
Applicant: 西安微电子技术研究所
IPC: H01L21/329 , H01L21/04 , H01L29/06 , H01L29/40
Abstract: 本发明公开了一种碳化硅肖特基二极管的终端结构及其设计方法,该设计方法首先根据若干种场环终端结构,根据仿真结果确定出场环终端结构,再在确定出的场环终端结构基础上获得场版终端结构,在此基础上调整场环的数量,当最终的仿真结果在设计要求和经济要求都满足条件的情况下,确定出最终的碳化硅肖特基二极管的终端结构。该新型终端结构是一种复合型终端结构,在该终端结构上既有场环也有场版,应用该复合终端结构的碳化硅肖特基二极管击穿电压显著提高。
-
公开(公告)号:CN111261614A
公开(公告)日:2020-06-09
申请号:CN202010067670.0
申请日:2020-01-20
Applicant: 西安微电子技术研究所
IPC: H01L23/552
Abstract: 本发明公开了一种PN结周围抗电磁脉冲保护环及其制造方法,属于微电子制作工艺领域。一种PN结周围抗电磁脉冲保护环的制造方法,包括以下步骤:1)对硅材料进行氧化,按照设计版图进行保护环光刻;2)在光刻区域注入硼元素进行掺杂;硼元素的掺杂浓度为1×1016~5×1016cm-3;3)在1150~1180℃下进行杂质扩散形成初始保护环;4)注入P区,在P区注入后,再次注入硼元素进行掺杂;在1100~1150℃使掺杂元素进行二次扩散,通过二次扩散形成结深达到5μm以上的抗电磁脉冲保护环。本发明的PN结周围抗电磁脉冲保护环,解决了现有技术中通过增大PN结周面积或结深来提高抗电磁冲击能力的问题。
-
公开(公告)号:CN114927420A
公开(公告)日:2022-08-19
申请号:CN202210536682.2
申请日:2022-05-17
Applicant: 西安微电子技术研究所
IPC: H01L21/329 , H01L23/60 , H01L21/768 , H01L29/167
Abstract: 本发明公开了一种提高快恢复二极管抗静电能力的方法,属于半导体制作工艺技术领域,旨在解决现有技术中掺铂后因补偿掺杂作用器件有效浓度会有所降低,导致基区导通电阻升高,不利于静电电流泄放,造成器件的静电能力下降的缺陷性技术问题。本发明在主结区有抗静电孔,抗静电孔可以增加PN结周长,提供静电泄放通道。接触孔为实现金属连线与PN结互连,铂掺杂区实现少子寿命控制,提高器件开关速度。阳极形成后,后续通过铝丝将其与封装外壳连接,最终提高快恢复二极管的抗静电能力。其次,通过设计主结区面积有利于器件散热和提高可靠性;然后,增加8个一定尺寸的抗静电孔,有效PN结增加约1倍,有效提升静电泄放能力。
-
公开(公告)号:CN113013034A
公开(公告)日:2021-06-22
申请号:CN202110187110.3
申请日:2021-02-07
Applicant: 西安微电子技术研究所
IPC: H01L21/329 , H01L29/06 , H01L29/872
Abstract: 本发明提供一种沟槽肖特基二极管及其制作方法,先对硅外延层氧化,在氧化层上涂覆光刻胶,并按照设计版图光刻,再去除刻蚀区域的氧化层,对硅衬底采用C4F8和SF6交替刻蚀的方式刻蚀,得到硅槽;之后去掉剩余的光刻胶和氧化层,对硅槽和硅衬底氧化,生长厚度栅氧化层,对栅氧化层的上端进行退火,栅氧化层的一部分厚度形成氮氧化硅层;在沟槽多晶硅淀积,之后进行光刻和刻蚀,在光刻后的多晶硅表面和氮氧化硅层表面淀积场氧化层,最后采用沟槽肖特基二极管的制作工艺对场氧化层进行后续的处理,可以形成厚度较薄的场氧化层,也减少由于场氧化层腐蚀速率快造成沟槽侧壁的栅氧化层的过腐蚀问题。
-
公开(公告)号:CN113013034B
公开(公告)日:2023-08-15
申请号:CN202110187110.3
申请日:2021-02-07
Applicant: 西安微电子技术研究所
IPC: H01L21/329 , H01L29/06 , H01L29/872
Abstract: 本发明提供一种沟槽肖特基二极管及其制作方法,先对硅外延层氧化,在氧化层上涂覆光刻胶,并按照设计版图光刻,再去除刻蚀区域的氧化层,对硅衬底采用C4F8和SF6交替刻蚀的方式刻蚀,得到硅槽;之后去掉剩余的光刻胶和氧化层,对硅槽和硅衬底氧化,生长厚度栅氧化层,对栅氧化层的上端进行退火,栅氧化层的一部分厚度形成氮氧化硅层;在沟槽多晶硅淀积,之后进行光刻和刻蚀,在光刻后的多晶硅表面和氮氧化硅层表面淀积场氧化层,最后采用沟槽肖特基二极管的制作工艺对场氧化层进行后续的处理,可以形成厚度较薄的场氧化层,也减少由于场氧化层腐蚀速率快造成沟槽侧壁的栅氧化层的过腐蚀问题。
-
公开(公告)号:CN113410135B
公开(公告)日:2023-06-30
申请号:CN202110663133.7
申请日:2021-06-15
Applicant: 西安微电子技术研究所
IPC: H01L21/28 , H01L21/335 , H01L29/808
Abstract: 本发明公开了一种抗辐照结型场效应晶体管的制作方法,包括以下过程,在P型硅衬底形成P型外延层,在P型外延层形成第一介质层;在第一介质层上进行光刻形成保护环区;对保护环区进行P型注入,形成P型掺杂区;在P型外延层的第一介质层上进行光刻形成漂移区,在漂移区上进行N型注入,形成N型掺杂区;在漂移区上通过光刻形成源漏区,再进行N型注入,形成N型掺杂区;在漂移区上进行光刻形成栅区;所述栅区贯穿漂移区,并延伸至P型外延层,在栅区中进行多次P型注入并退火,形成P型掺杂区;在漂移区内形成源极电极和漏极电极;在表面形成钝化层;在P型硅衬底的背面形成栅极电极后,完成抗辐照结型场效应晶体管。
-
公开(公告)号:CN113410135A
公开(公告)日:2021-09-17
申请号:CN202110663133.7
申请日:2021-06-15
Applicant: 西安微电子技术研究所
IPC: H01L21/28 , H01L21/335 , H01L29/808
Abstract: 本发明公开了一种抗辐照结型场效应晶体管的制作方法,包括以下过程,在P型硅衬底形成P型外延层,在P型外延层形成第一介质层;在第一介质层上进行光刻形成保护环区;对保护环区进行P型注入,形成P型掺杂区;在P型外延层的第一介质层上进行光刻形成漂移区,在漂移区上进行N型注入,形成N型掺杂区;在漂移区上通过光刻形成源漏区,再进行N型注入,形成N型掺杂区;在漂移区上进行光刻形成栅区;所述栅区贯穿漂移区,并延伸至P型外延层,在栅区中进行多次P型注入并退火,形成P型掺杂区;在漂移区内形成源极电极和漏极电极;在表面形成钝化层;在P型硅衬底的背面形成栅极电极后,完成抗辐照结型场效应晶体管。
-
公开(公告)号:CN111613531A
公开(公告)日:2020-09-01
申请号:CN202010456314.8
申请日:2020-05-26
Applicant: 西安微电子技术研究所
IPC: H01L21/329 , H01L21/225 , H01L29/861 , H01L29/868
Abstract: 本发明公开了一种提高二极管开关速度的方法,属于微电子制作领域。本发明的提高二极管开关速度的方法,在硅片背面进行铂扩散,即在800~1100℃、惰性气体下退火30~120min,二极管的反向恢复时间在IF=1.0A、VR=30V时,可控制在20~80ns,在IF=25A、VR=160V时,可控制在25~100ns,本发明通过掺铂控制少子寿命,本发明的方法制造的硅基半导体分立器件具有开关速度快、漏电流小、可靠性高的特点。
-
-
-
-
-
-
-
-
-