公开(公告)号：CN118676208A

公开(公告)日：2024-09-20

申请号：CN202410763124.9

申请日：2024-06-13

Applicant: 西安微电子技术研究所

Inventor： 侯斌 ,  王晨霞 ,  程鹏刚 ,  胡长青 ,  鲁红玲 ,  李照 ,  刘思成

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: 本发明还公开了一种SiC MESFET元胞结构及制作方法，包括由下至上依次堆叠的半绝缘的衬底、P型的缓冲层和N型沟道层，底部采用半绝缘的衬底和P型的缓冲层来抑制衬底中陷阱对电子的俘获效应，P型缓冲展的引入能够把衬底和沟道层分离开来从而减小反向控制效应，半绝缘衬底能够有效减小反向控制效应引起的电流不稳定性，在N型沟道层上端开设沟道，沟道的底部端面呈倾斜状，形成坡形沟道，在坡形沟道设置栅极，形成坡形栅极，使器件的饱和电流密度得到大幅提升，提高了器件的击穿电压，从而使得器件具有良好的功率输出密度。

公开(公告)号：CN118645519A

公开(公告)日：2024-09-13

申请号：CN202410762792.X

申请日：2024-06-13

Applicant: 西安微电子技术研究所

Inventor： 侯斌 ,  杨庚 ,  李照 ,  刘思成 ,  鲁红玲 ,  胡长青 ,  程鹏刚

IPC: H01L29/06 ,  H01L21/04

Abstract: 本发明公开了一种SiC器件结构及制作方法，在SiC外延层上淀积氧化层，进而形成了注入掩蔽区，注入掩蔽区上有元胞区和JTE区，JTE区包括依次相连的箱体JTE区和斜坡JTE区，且斜坡JTE区的底面为斜面，将JTE区分成两种不同的结构，两种结构相结合，采用斜角注入掩蔽区后，采用一次注入的方式，既节省了注入次数，又通过斜角掩蔽区平缓了注入区浓度，在JTE区没有掺杂浓度突变区，减小了电场集中，提高了击穿电压。

公开(公告)号：CN117476778A

公开(公告)日：2024-01-30

申请号：CN202311570582.2

申请日：2023-11-22

Applicant: 西安微电子技术研究所

Inventor： 李照 ,  王晨霞 ,  赵帆 ,  王怡鑫 ,  侯斌 ,  程鹏刚 ,  胡长青

IPC: H01L29/861 ,  H01L29/06 ,  H01L21/329

Abstract: 本发明公开了一种低温漂稳压二极管及制作方法，属于芯片制作工艺技术领域，设计了一种由一个正向PN结和一个反向PN结组成的稳压二极管，利用PN结正向电压的负温度系数和反向电压的正温度系数进行补偿，实现该稳压二极管的低温漂特性，同时，通过工艺方法进行电压调整，从而实现对器件电压温度系数的调制。通过该发明制备的低温漂稳压二极管的温漂系数可低至≤5ppm/℃，大幅降低了二极管的温漂系数，进而提高了稳压二极管的质量。

公开(公告)号：CN113990934B

公开(公告)日：2023-07-28

申请号：CN202111277167.9

申请日：2021-10-29

Applicant: 西安微电子技术研究所

Inventor： 侯斌 ,  杨晓文 ,  杨鹏翮 ,  鲁红玲 ,  李照 ,  黄山圃 ,  胡长青

IPC: H01L29/06 ,  H01L29/872 ,  H01L21/04

Abstract: 一种SiC JBS元胞结构，包括第一元胞和第二元胞；第二元胞的周边排列有若干个第一元胞；第一元胞的填充区域的横截面由内向外依次为第三图形，第二图形，第一图形；区域类型依次对应为SBD区、P+区、SBD区或依次为P+区、SBD区、P+区；第二元胞的填充区域的横截面为第四图形，区域类型为P型掺杂区；第一图形为正六边形，第二图形为正六边形，第三图形为圆形或正六边形，第四图形为正六边形。本发明的通过控制元胞结构的图形的几何尺寸以及各元胞间的相对距离以控制SiC‑JBS痛电流的大小，通过合理分布P+区，达到提高浪涌电流的目的。

公开(公告)号：CN113410137B

公开(公告)日：2023-06-20

申请号：CN202110662008.4

申请日：2021-06-15

Applicant: 西安微电子技术研究所

Inventor： 侯斌 ,  何静博 ,  郭胤 ,  李照 ,  鲁红玲 ,  胡长青

IPC: H01L21/329 ,  H01L21/285 ,  H01L21/56 ,  H01L23/31 ,  H01L29/417 ,  H01L29/872

Abstract: 本发明提供一种高可靠SiC肖特基二极管及其制作方法，通过保护SiC肖特基二极管的肖特基接触区，提高肖特基二极管的可靠性，包括以下步骤：在位于N+衬底的N‑漂移层的表面进行氧化层的淀积；通过光刻刻蚀形成有源区；在有源区内进行P型离子注入然后高温退火；在SiC晶圆背面退火完成欧姆接触电极；腐蚀氧化层，对边缘两侧的氧化层进行腐蚀保留，在SiC晶圆正面退火形成肖特基接触电极；在肖特基接触区通过阳极金属蒸发或溅射和钝化层淀积的交替进行，实现对肖特基接触区的保护；并在钝化层中光刻孔洞，形成上下层金属层之间的互联，高可靠SiC肖特基二极管制作完成。

公开(公告)号：CN115483104A

公开(公告)日：2022-12-16

申请号：CN202211336698.5

申请日：2022-10-28

Applicant: 西安微电子技术研究所

Inventor： 杨晓文 ,  王晨霞 ,  李照 ,  臧继超 ,  胡长青

IPC: H01L21/329 ,  H01L29/861 ,  H01L29/06 ,  H01L29/36

Abstract: 本发明涉及半导体制作工艺技术领域，公开了一种变容二极管的制作方法，在掩蔽体的介质层上形成漂移区，并在漂移区内注入N型离子形成N型掺杂区，并在N型掺杂区的介质层上形成选择掺杂区，在选择掺杂区内注入P型离子形成P型掺杂区，在PN结反偏电压变化时，在PN结掺杂较淡一侧耗尽，通过采用注入和高温退火的方式实现对衬底片或外延片一定结深范围内浓度的快速调制，使得电容快速变化，达到变容二极管的目的，大幅度缩短了变容二极管的工艺流程，降低了其制作难度；该工艺方法理论简单易于理解，不同的工艺技术人员可以根据不同的设备及工艺条件进行调整，遵循此方法均可以得到满足工艺要求的结果，适用范围广泛。

公开(公告)号：CN114927420A

公开(公告)日：2022-08-19

申请号：CN202210536682.2

申请日：2022-05-17

Applicant: 西安微电子技术研究所

Inventor： 王健 ,  李照 ,  侯斌 ,  杨晓文 ,  黄山圃 ,  胡长青 ,  王英民

IPC: H01L21/329 ,  H01L23/60 ,  H01L21/768 ,  H01L29/167

Abstract: 本发明公开了一种提高快恢复二极管抗静电能力的方法，属于半导体制作工艺技术领域，旨在解决现有技术中掺铂后因补偿掺杂作用器件有效浓度会有所降低，导致基区导通电阻升高，不利于静电电流泄放，造成器件的静电能力下降的缺陷性技术问题。本发明在主结区有抗静电孔，抗静电孔可以增加PN结周长，提供静电泄放通道。接触孔为实现金属连线与PN结互连，铂掺杂区实现少子寿命控制，提高器件开关速度。阳极形成后，后续通过铝丝将其与封装外壳连接，最终提高快恢复二极管的抗静电能力。其次，通过设计主结区面积有利于器件散热和提高可靠性；然后，增加8个一定尺寸的抗静电孔，有效PN结增加约1倍，有效提升静电泄放能力。

公开(公告)号：CN113990934A

公开(公告)日：2022-01-28

申请号：CN202111277167.9

申请日：2021-10-29

Applicant: 西安微电子技术研究所

Inventor： 侯斌 ,  杨晓文 ,  杨鹏翮 ,  鲁红玲 ,  李照 ,  黄山圃 ,  胡长青

IPC: H01L29/06 ,  H01L29/872 ,  H01L21/04

Abstract: 一种SiC JBS元胞结构，包括第一元胞和第二元胞；第二元胞的周边排列有若干个第一元胞；第一元胞的填充区域的横截面由内向外依次为第三图形，第二图形，第一图形；区域类型依次对应为SBD区、P+区、SBD区或依次为P+区、SBD区、P+区；第二元胞的填充区域的横截面为第四图形，区域类型为P型掺杂区；第一图形为正六边形，第二图形为正六边形，第三图形为圆形或正六边形，第四图形为正六边形。本发明的通过控制元胞结构的图形的几何尺寸以及各元胞间的相对距离以控制SiC‑JBS痛电流的大小，通过合理分布P+区，达到提高浪涌电流的目的。

公开(公告)号：CN113990767A

公开(公告)日：2022-01-28

申请号：CN202111264807.2

申请日：2021-10-28

Applicant: 西安微电子技术研究所

Inventor： 王怡鑫 ,  侯斌 ,  刘威 ,  张文鹏 ,  胡长青 ,  王西岐 ,  李照

IPC: H01L21/66 ,  G01R31/26

Abstract: 本发明一种电压法测试扩散结深的方法，先对硅衬底片的上部分进行氧化，之后按设计的版图对氧化层进行光刻，图形的形状为正方形且呈阵列式分布，每行相邻的两个图形间距依次增加，每相邻两行的间距大于所述两行中任意两个相邻图形间距的最大值，最后去除光刻区域的氧化层和光刻时的光阻剂；在硅衬底片的光刻区域注入或掺入杂质，之后去除表面的氧化层；将两根探针与图示仪连接，按光刻图形间距从小到大的顺序，用两根探针在样片上相邻的两个光刻图形上进行测试，片击穿时继续在下一个相邻的两个光刻图形上测试，直到无法击穿时记录上一个的图形的间距，再结合杂质横向扩散距离与扩散结深的比值，即可得到扩散结深，该方法成本低，适用范围广泛。

公开(公告)号：CN113410138A

公开(公告)日：2021-09-17

申请号：CN202110663146.4

申请日：2021-06-15

Applicant: 西安微电子技术研究所

Inventor： 侯斌 ,  李照 ,  王晨霞 ,  王忠芳 ,  杨晓文 ,  胡长青

IPC: H01L21/329 ,  H01L21/56 ,  H01L29/872

Abstract: 本发明提供一种低漏电SiC肖特基二极管及其制作方法，目的是减少SiC肖特基二极管反向漏电流，降低反向阻断损耗，提高电路效率，包括以下步骤：位于碳化硅晶圆正面N+衬底上的碳化硅外延层进行光刻胶涂覆，并光刻出对版标记；在碳化硅外延层的表面淀积氧化层，通过光刻形成保护环和划片道，在保护环和划片道内进行P型离子注入，再高温退火；在保护环和划片道内淀积场氧化层，并对划片道氧化层进行腐蚀保留；在碳化硅晶圆背面退火完成欧姆接触电极；在碳化硅晶圆正面退火完成肖特基接触电极；在碳化硅晶圆正面淀积或涂覆钝化层，覆盖肖特基接触电极与场氧化层接触的边缘；在碳化硅晶圆背面进行电极金属蒸发，低漏电碳化硅肖特基二极管制作完成。