-
公开(公告)号：CN113410138B
公开(公告)日：2023-06-30
申请号：CN202110663146.4
申请日：2021-06-15
Applicant: 西安微电子技术研究所
IPC: H01L21/329 , H01L21/56 , H01L29/872
Abstract: 本发明提供一种低漏电SiC肖特基二极管及其制作方法，目的是减少SiC肖特基二极管反向漏电流，降低反向阻断损耗，提高电路效率，包括以下步骤：位于碳化硅晶圆正面N+衬底上的碳化硅外延层进行光刻胶涂覆，并光刻出对版标记；在碳化硅外延层的表面淀积氧化层，通过光刻形成保护环和划片道，在保护环和划片道内进行P型离子注入，再高温退火；在保护环和划片道内淀积场氧化层，并对划片道氧化层进行腐蚀保留；在碳化硅晶圆背面退火完成欧姆接触电极；在碳化硅晶圆正面退火完成肖特基接触电极；在碳化硅晶圆正面淀积或涂覆钝化层，覆盖肖特基接触电极与场氧化层接触的边缘；在碳化硅晶圆背面进行电极金属蒸发，低漏电碳化硅肖特基二极管制作完成。
-
公开(公告)号：CN113410135B
公开(公告)日：2023-06-30
申请号：CN202110663133.7
申请日：2021-06-15
Applicant: 西安微电子技术研究所
IPC: H01L21/28 , H01L21/335 , H01L29/808
Abstract: 本发明公开了一种抗辐照结型场效应晶体管的制作方法，包括以下过程，在P型硅衬底形成P型外延层，在P型外延层形成第一介质层；在第一介质层上进行光刻形成保护环区；对保护环区进行P型注入，形成P型掺杂区；在P型外延层的第一介质层上进行光刻形成漂移区，在漂移区上进行N型注入，形成N型掺杂区；在漂移区上通过光刻形成源漏区，再进行N型注入，形成N型掺杂区；在漂移区上进行光刻形成栅区；所述栅区贯穿漂移区，并延伸至P型外延层，在栅区中进行多次P型注入并退火，形成P型掺杂区；在漂移区内形成源极电极和漏极电极；在表面形成钝化层；在P型硅衬底的背面形成栅极电极后，完成抗辐照结型场效应晶体管。
-
公开(公告)号：CN114899222A
公开(公告)日：2022-08-12
申请号：CN202210699354.4
申请日：2022-06-20
Applicant: 西安微电子技术研究所
IPC: H01L29/06 , H01L29/40 , H01L29/732 , H01L21/331
Abstract: 本发明公开了一种高压晶体管的终端结构及其制作方法，包括衬底；衬底上表面设置有外延层；外延层上光刻后进行离子注入形成基极区域；在基极区域上光刻后进行离子注入形成浓基区环；在基区上光刻后进行离子注入形成发射极区域；在基极区域和发射极区域淀积金属形成基极和发射极，在基极区域边缘设置金属场板形成场板结构；浓基区环和场板结构形成复合终端结构；衬底下表面设置有集电极。相对于常规晶体管结构，可以显著提高器件耐压及降低器件的反向漏电流。场板主要通过改变晶体管表面电势分布，使其曲面结的曲率半径增大，抑制表面电场的集中，从而提高器件的击穿电压。
-
公开(公告)号：CN113410135A
公开(公告)日：2021-09-17
申请号：CN202110663133.7
申请日：2021-06-15
Applicant: 西安微电子技术研究所
IPC: H01L21/28 , H01L21/335 , H01L29/808
Abstract: 本发明公开了一种抗辐照结型场效应晶体管的制作方法，包括以下过程，在P型硅衬底形成P型外延层，在P型外延层形成第一介质层；在第一介质层上进行光刻形成保护环区；对保护环区进行P型注入，形成P型掺杂区；在P型外延层的第一介质层上进行光刻形成漂移区，在漂移区上进行N型注入，形成N型掺杂区；在漂移区上通过光刻形成源漏区，再进行N型注入，形成N型掺杂区；在漂移区上进行光刻形成栅区；所述栅区贯穿漂移区，并延伸至P型外延层，在栅区中进行多次P型注入并退火，形成P型掺杂区；在漂移区内形成源极电极和漏极电极；在表面形成钝化层；在P型硅衬底的背面形成栅极电极后，完成抗辐照结型场效应晶体管。
-
公开(公告)号：CN111613531A
公开(公告)日：2020-09-01
申请号：CN202010456314.8
申请日：2020-05-26
Applicant: 西安微电子技术研究所
IPC: H01L21/329 , H01L21/225 , H01L29/861 , H01L29/868
Abstract: 本发明公开了一种提高二极管开关速度的方法，属于微电子制作领域。本发明的提高二极管开关速度的方法，在硅片背面进行铂扩散，即在800～1100℃、惰性气体下退火30～120min，二极管的反向恢复时间在IF＝1.0A、VR＝30V时，可控制在20～80ns，在IF＝25A、VR＝160V时，可控制在25～100ns，本发明通过掺铂控制少子寿命，本发明的方法制造的硅基半导体分立器件具有开关速度快、漏电流小、可靠性高的特点。
-
Patent Agency Ranking
公开(公告)号：CN116013993A
公开(公告)日：2023-04-25
申请号：CN202211731211.3
申请日：2022-12-30
Applicant: 西安微电子技术研究所
IPC: H01L29/872 , H01L29/06 , H01L29/16
Abstract: 本发明公开一种可提高抗单粒子性能的内嵌NPN碳化硅肖特基二极管结构，阴极金属上设置有SiC N+衬底，N‑外延层与SiC N+衬底之间设置有N型缓冲层，PWell内设置有P+，P+的两侧均连接有N+，N+、PWell和N‑外延层形成内嵌NPN结构，当单粒子辐照时且器件处于反向截止状态时，本结构首先利用N型缓冲层对单粒子入射径迹产生的电子空穴进行平衡和再分配，减少空穴向阳极金属的收集和电子向阴极金属的收集，并利用电子空穴对在PWell的等效电阻上产生的压降触发内嵌NPN的导通快速瞬时放电，拉低阳极和阴极电压，防止高压大电流导致器件烧毁，有效增强了器件抗单粒子辐照能力。
-
公开(公告)号：CN113013034B
公开(公告)日：2023-08-15
申请号：CN202110187110.3
申请日：2021-02-07
Applicant: 西安微电子技术研究所
IPC: H01L21/329 , H01L29/06 , H01L29/872
Abstract: 本发明提供一种沟槽肖特基二极管及其制作方法，先对硅外延层氧化，在氧化层上涂覆光刻胶，并按照设计版图光刻，再去除刻蚀区域的氧化层，对硅衬底采用C4F8和SF6交替刻蚀的方式刻蚀，得到硅槽；之后去掉剩余的光刻胶和氧化层，对硅槽和硅衬底氧化，生长厚度栅氧化层，对栅氧化层的上端进行退火，栅氧化层的一部分厚度形成氮氧化硅层；在沟槽多晶硅淀积，之后进行光刻和刻蚀，在光刻后的多晶硅表面和氮氧化硅层表面淀积场氧化层，最后采用沟槽肖特基二极管的制作工艺对场氧化层进行后续的处理，可以形成厚度较薄的场氧化层，也减少由于场氧化层腐蚀速率快造成沟槽侧壁的栅氧化层的过腐蚀问题。
-
公开(公告)号：CN115985948A
公开(公告)日：2023-04-18
申请号：CN202310166518.1
申请日：2023-02-24
Applicant: 西安微电子技术研究所
IPC: H01L29/36 , H01L29/06 , H01L29/08 , H01L21/331 , H01L29/73
Abstract: 本发明提供一种低漏电晶体管结构及其制作方法，包括衬底和设置于衬底上的外延层，所述外延层内设置有基区，所述基区内部设置有发射区，发射区周围且位于基区上部区域，以及外延层靠近基区的顶部区域设置有浓基区；所述浓基区和基区共同构成的边界为阶梯状结构。本申请通过设置浓基区，能够降低基区的表面反型，避免了表面漏电通道的形成，同时，浓基区能够增大主结区的整体斜率半径，抑制了主结边缘的电场集中，从而进一步减小了主结边缘处的漏电产生，最后，本申请能够在基本不改变芯片面积的情况下，可显著降低晶体管的反向漏电流，提升芯片性能。
-
公开(公告)号：CN115911102A
公开(公告)日：2023-04-04
申请号：CN202310165441.6
申请日：2023-02-24
Applicant: 西安微电子技术研究所
IPC: H01L29/08 , H01L29/06 , H01L29/73 , H01L21/331
Abstract: 本发明提供一种提高达林顿管电流能力的结构及其制作方法，包括基区和设置于基区上的锯齿状结构的发射区，所述锯齿状结构凹陷处设置有基区孔；所述发射区和基区孔之前设置有氧化层；本申请通过提高发射区的有效边长，可在不改变芯片面积的情况下，使芯片电流能力在原基础上提高67％，显著提高芯片的电流能力；同样，可用更小的芯片面积来满足电流能力的需求，降低了芯片的成本。
-
公开(公告)号：CN113990934B
公开(公告)日：2023-07-28
申请号：CN202111277167.9
申请日：2021-10-29
Applicant: 西安微电子技术研究所
IPC: H01L29/06 , H01L29/872 , H01L21/04
Abstract: 一种SiC JBS元胞结构，包括第一元胞和第二元胞；第二元胞的周边排列有若干个第一元胞；第一元胞的填充区域的横截面由内向外依次为第三图形，第二图形，第一图形；区域类型依次对应为SBD区、P+区、SBD区或依次为P+区、SBD区、P+区；第二元胞的填充区域的横截面为第四图形，区域类型为P型掺杂区；第一图形为正六边形，第二图形为正六边形，第三图形为圆形或正六边形，第四图形为正六边形。本发明的通过控制元胞结构的图形的几何尺寸以及各元胞间的相对距离以控制SiC‑JBS痛电流的大小，通过合理分布P+区，达到提高浪涌电流的目的。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.029 seconds)
