一种低漏电SiC肖特基二极管及其制作方法

    公开(公告)号:CN113410138B

    公开(公告)日:2023-06-30

    申请号:CN202110663146.4

    申请日:2021-06-15

    Abstract: 本发明提供一种低漏电SiC肖特基二极管及其制作方法,目的是减少SiC肖特基二极管反向漏电流,降低反向阻断损耗,提高电路效率,包括以下步骤:位于碳化硅晶圆正面N+衬底上的碳化硅外延层进行光刻胶涂覆,并光刻出对版标记;在碳化硅外延层的表面淀积氧化层,通过光刻形成保护环和划片道,在保护环和划片道内进行P型离子注入,再高温退火;在保护环和划片道内淀积场氧化层,并对划片道氧化层进行腐蚀保留;在碳化硅晶圆背面退火完成欧姆接触电极;在碳化硅晶圆正面退火完成肖特基接触电极;在碳化硅晶圆正面淀积或涂覆钝化层,覆盖肖特基接触电极与场氧化层接触的边缘;在碳化硅晶圆背面进行电极金属蒸发,低漏电碳化硅肖特基二极管制作完成。

    一种晶体管结构、频率特性的提升及制作方法

    公开(公告)号:CN119789474A

    公开(公告)日:2025-04-08

    申请号:CN202411771793.7

    申请日:2024-12-04

    Abstract: 本发明涉及芯片制作工艺技术领域,公开了一种晶体管结构、频率特性的提升及制作方法,该结构包括晶体管本体;晶体管本体包括衬底外延层、集电极、发射极和基极;集电极设置在衬底外延层的底部;衬底外延层的顶部设有第一基区和第二基区;其中第二基区位于第一基区内,且第二基区内设有发射区;基极在衬底外延层的顶部设置在第一基区内;发射极设置在发射区内,本发明通过在第一基区内设置第二基区,减少晶体管在高频操作下的寄生效应,在不更改其它版层结构设计的基础上,在原结构上增加一张第二基区的光刻版设计显著提高晶体管的频率特性。

    一种提高抗单粒子性能的埋P+SiCJBS结构

    公开(公告)号:CN116314143A

    公开(公告)日:2023-06-23

    申请号:CN202211736852.8

    申请日:2022-12-30

    Abstract: 本发明公开了一种提高抗单粒子性能的埋P+SiC JBS结构,包括阴极金属、阳极金属、SiC N+衬底、N型缓冲层、N‑外延层、P+埋层和JBS接触P+,所述SiC N+衬底的上方设置N型缓冲层和N‑外延层,所述N‑外延层的上方连接JBS接触P+,其中,所述JBS接触P+设置在阴极金属和N‑外延层之间,所述N‑外延层和SiC N+衬底之间设置N型缓冲层,所述SiC N+衬底的下方设置阴极金属,所述JBS接触P+的上方连接设置阳极金属,所述N‑外延层和JBS接触P+之间设置P+埋层。通过改进SiC JBS结构,保证原有SiC JBS结构正向压降低、反向漏电小的优点,同时,能够保证在单粒子辐照时,减少空穴向阳极金属的收集和电子向阴极金属的收集,并且防止漏电过大和烧毁。

    一种提高抗单粒子性能的倒T型P+碳化硅JBS结构

    公开(公告)号:CN115954344A

    公开(公告)日:2023-04-11

    申请号:CN202211740510.3

    申请日:2022-12-30

    Abstract: 本发明公开了一种提高抗单粒子性能的倒T型P+碳化硅JBS结构;碳化硅N+衬底的下表面为阴极金属,碳化硅N+衬底上为N型缓冲层和N‑外延层,N型缓冲层的浓度大于N‑外延层的浓度,N‑外延层的上表面内间隔均匀分布P+,N‑外延层及P+的上表面为阳极金属。通过设置缓冲层,在单粒子辐照时,利用缓冲层对单粒子入射径迹产生的电子空穴进行平衡和再分配,减少空穴向阳极金属的收集和电子向阴极金属的收集,减少空穴在肖特基接触面的积累,并将P+结构设置为倒T型,利用倒T型P+的耗尽区有效夹断单粒子入射产生的电子‑空穴对径迹,抑制空穴在阳极金属和N‑外延层接触面的积累,防止漏电过大和烧毁。

    一种SiC MESFET元胞结构及制作方法
    6.
    发明公开

    公开(公告)号:CN118676208A

    公开(公告)日:2024-09-20

    申请号:CN202410763124.9

    申请日:2024-06-13

    Abstract: 本发明还公开了一种SiC MESFET元胞结构及制作方法,包括由下至上依次堆叠的半绝缘的衬底、P型的缓冲层和N型沟道层,底部采用半绝缘的衬底和P型的缓冲层来抑制衬底中陷阱对电子的俘获效应,P型缓冲展的引入能够把衬底和沟道层分离开来从而减小反向控制效应,半绝缘衬底能够有效减小反向控制效应引起的电流不稳定性,在N型沟道层上端开设沟道,沟道的底部端面呈倾斜状,形成坡形沟道,在坡形沟道设置栅极,形成坡形栅极,使器件的饱和电流密度得到大幅提升,提高了器件的击穿电压,从而使得器件具有良好的功率输出密度。

    一种低温漂稳压二极管及制作方法

    公开(公告)号:CN117476778A

    公开(公告)日:2024-01-30

    申请号:CN202311570582.2

    申请日:2023-11-22

    Abstract: 本发明公开了一种低温漂稳压二极管及制作方法,属于芯片制作工艺技术领域,设计了一种由一个正向PN结和一个反向PN结组成的稳压二极管,利用PN结正向电压的负温度系数和反向电压的正温度系数进行补偿,实现该稳压二极管的低温漂特性,同时,通过工艺方法进行电压调整,从而实现对器件电压温度系数的调制。通过该发明制备的低温漂稳压二极管的温漂系数可低至≤5ppm/℃,大幅降低了二极管的温漂系数,进而提高了稳压二极管的质量。

    一种提高抗单粒子性能的埋SiO2 SiC JBS结构

    公开(公告)号:CN115966595A

    公开(公告)日:2023-04-14

    申请号:CN202211741219.8

    申请日:2022-12-30

    Abstract: 本发明提供一种提高抗单粒子性能的埋SiO2SiC JBS结构,包括阴极金属和阳极金属,以及依次设置于阴极金属和阳极金属之间的多级N型缓冲层,所述多级N型缓冲层靠近阴极金属一侧设置有SiC N+衬底,靠近阳极金属一侧依次设置有N‑外延层、SiO2阻挡层和JBS接触P+;本申请一方面能够保证原有SiC JBS结构正向压降低、反向漏电小的优点,同时还能够保证在单粒子辐照时,利用多层缓冲层对单粒子入射径迹产生的电子空穴进行平衡和再分配,减少空穴向阳极金属的收集和电子向阴极金属的收集,同时利用SiO2阻挡层阻断单粒子入射产生的电子‑空穴对径迹,阻止空穴在阳极金属和N‑外延层接触面的积累,防止漏电过大和烧毁。

    一种变容二极管的制作方法
    9.
    发明公开

    公开(公告)号:CN115483104A

    公开(公告)日:2022-12-16

    申请号:CN202211336698.5

    申请日:2022-10-28

    Abstract: 本发明涉及半导体制作工艺技术领域,公开了一种变容二极管的制作方法,在掩蔽体的介质层上形成漂移区,并在漂移区内注入N型离子形成N型掺杂区,并在N型掺杂区的介质层上形成选择掺杂区,在选择掺杂区内注入P型离子形成P型掺杂区,在PN结反偏电压变化时,在PN结掺杂较淡一侧耗尽,通过采用注入和高温退火的方式实现对衬底片或外延片一定结深范围内浓度的快速调制,使得电容快速变化,达到变容二极管的目的,大幅度缩短了变容二极管的工艺流程,降低了其制作难度;该工艺方法理论简单易于理解,不同的工艺技术人员可以根据不同的设备及工艺条件进行调整,遵循此方法均可以得到满足工艺要求的结果,适用范围广泛。

    一种低漏电SiC肖特基二极管及其制作方法

    公开(公告)号:CN113410138A

    公开(公告)日:2021-09-17

    申请号:CN202110663146.4

    申请日:2021-06-15

    Abstract: 本发明提供一种低漏电SiC肖特基二极管及其制作方法,目的是减少SiC肖特基二极管反向漏电流,降低反向阻断损耗,提高电路效率,包括以下步骤:位于碳化硅晶圆正面N+衬底上的碳化硅外延层进行光刻胶涂覆,并光刻出对版标记;在碳化硅外延层的表面淀积氧化层,通过光刻形成保护环和划片道,在保护环和划片道内进行P型离子注入,再高温退火;在保护环和划片道内淀积场氧化层,并对划片道氧化层进行腐蚀保留;在碳化硅晶圆背面退火完成欧姆接触电极;在碳化硅晶圆正面退火完成肖特基接触电极;在碳化硅晶圆正面淀积或涂覆钝化层,覆盖肖特基接触电极与场氧化层接触的边缘;在碳化硅晶圆背面进行电极金属蒸发,低漏电碳化硅肖特基二极管制作完成。

Patent Agency Ranking