-
Patent Agency Ranking
公开(公告)号：CN119993875A
公开(公告)日：2025-05-13
申请号：CN202510184943.2
申请日：2025-02-19
Applicant: 西安微电子技术研究所
IPC: H01L21/67 , H01L21/223
Abstract: 本发明涉及集成电路制造领域，公开了一种优化高浓度掺硼工艺表面缺陷的控制结构及方法，该控制结构包括气体分流组件以及掺硼工艺载片放置组件；所述掺硼工艺载片放置组件上放置有若干组掺硼工艺载片单元，所述气体分流组件位于若干组掺硼工艺载片单元的正上方，其中气体分流组件上设有若干气体输入口和若干气体输出口；若干气体输入口用于接入工艺氮气或压缩空气；若干气体输出口朝向若干组掺硼工艺载片单元设置。本发明通过氮气或压缩空气吹扫，以此对高浓度掺硼工艺周围的环境湿度进行管控，显著减少了高浓度掺硼工艺的吸潮风险点，降低了晶圆在掺硼工艺过程中可能产生的表面缺陷，从而提高了晶圆的表面质量和整体性能。
-
公开(公告)号：CN118706305A
公开(公告)日：2024-09-27
申请号：CN202410755465.1
申请日：2024-06-12
Applicant: 西安微电子技术研究所
IPC: G01L5/00
Abstract: 本发明公开一种LPCVD薄膜应力计算方法及系统，通过测量基板的厚度、两侧均淀积有LPCVD薄膜的基板的曲率和薄膜的厚度，通过计算得到LPCVD薄膜的应力，与传统的LPCVD薄膜应力计算方法相比，本发明降低了薄膜应力测试过程中经受热过程后产生的基板曲率变化的问题，不同于传统测试方法需在薄膜淀积前后在量测机台测试基板曲率变化的问题，新方法仅在薄膜形成后进行测试，量测设备状态不影响淀积系统。提高了双层薄膜应力测试的便捷性。
-
公开(公告)号：CN117174585A
公开(公告)日：2023-12-05
申请号：CN202311139992.1
申请日：2023-09-05
Applicant: 西安微电子技术研究所
IPC: H01L21/324
Abstract: 本发明提出一种改善注锑后外延层错缺陷的退火方法，在外延淀积工艺前对注锑衬底进行二步退火工艺处理，具体的，在一步升温采用的气氛为纯氧气、一步退火前期采用的气氛为纯氧气，当氧化层厚度达到设定值后改用纯氮气，二步退火升温、二步退火采用气氛为纯氮气。本发明优化了退火过程中的升温过程的气氛环境，纯氧气氛作为退火升温过程的气氛环境，以降低锑注入区域的硅晶格缺陷密度，进而降低外延后锑注入区域缺陷，经过本发明退火处理的注入区域在外延工艺后，极大降低了层错密度，提高了半导体器件性能及成品率。
-
公开(公告)号：CN111519245B
公开(公告)日：2021-07-20
申请号：CN202010357763.7
申请日：2020-04-29
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种基于桶式外延炉的硅衬底外延层生长方法，首先将硅衬底放入桶式外延炉内进行初始定位后在硅衬底表面进行外延生长形成第一层外延层，第一层外延层厚度小于设定外延层总厚度；然后将形成第一层外延层的硅衬底相对初始位置转动，进行外延生长至设定外延层总厚度，采用两步生长过程，先进行第一层外延层生长，形成的第一层外延层覆盖了衬底，在进行二次生长时，硅衬底正面及侧面边缘杂质的蒸发被第一层外延层抑制；硅衬底背面采用多晶及氧化层进行背封，背面杂质的蒸发也被有效抑制，再次生长完成外延层生长，能够有效抑制外延自掺杂效应。
-
公开(公告)号：CN111519245A
公开(公告)日：2020-08-11
申请号：CN202010357763.7
申请日：2020-04-29
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种基于桶式外延炉的硅衬底外延层生长方法，首先将硅衬底放入桶式外延炉内进行初始定位后在硅衬底表面进行外延生长形成第一层外延层，第一层外延层厚度小于设定外延层总厚度；然后将形成第一层外延层的硅衬底相对初始位置转动，进行外延生长至设定外延层总厚度，采用两步生长过程，先进行第一层外延层生长，形成的第一层外延层覆盖了衬底，在进行二次生长时，硅衬底正面及侧面边缘杂质的蒸发被第一层外延层抑制；硅衬底背面采用多晶及氧化层进行背封，背面杂质的蒸发也被有效抑制，再次生长完成外延层生长，能够有效抑制外延自掺杂效应。
-
-
-
-
Search Results
5
records
(took 0.023 seconds)
