-
公开(公告)号:CN109669704B
公开(公告)日:2022-04-01
申请号:CN201811544776.4
申请日:2018-12-17
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: G06F8/61
Abstract: 本发明公开的一种远程传输加载多节点FPGA程序加载管理电路,旨在提供一种动态配置速度快、远程加载稳定可靠的FPGA加载电路。本发明通过下述技术方案实现:主控上位机通过以太网交换机连接多个可扩展处理平台ZYNQ的PS节点,ZYNQ的PS节点通过AXI4总线连接ZYNQ的PL节点,ZYNQ的PL节点通过专用配置接口电路连接到待被加载的FPGA节点构成远程加载电路;一个ZYNQ的PL节点管理多个待被加载的FPGA节点,以开源的应用容器引擎Docker镜像为基础,将FPGA镜像封装到Docker镜像中;加载程序读取引擎容器Docker中的FPGA镜像文件,将FPGA镜像传输数据到ZYNQPL节点上,ZYNQPL节点收到FPGA数据后,加载启动对应节点的FPGA。
-
公开(公告)号:CN109669704A
公开(公告)日:2019-04-23
申请号:CN201811544776.4
申请日:2018-12-17
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: G06F8/61
Abstract: 本发明公开的一种远程传输加载多节点FPGA程序加载管理电路,旨在提供一种动态配置速度快、远程加载稳定可靠的FPGA加载电路。本发明通过下述技术方案实现:主控上位机通过以太网交换机连接多个可扩展处理平台ZYNQ的PS节点,ZYNQ的PS节点通过AXI4总线连接ZYNQ的PL节点,ZYNQ的PL节点通过专用配置接口电路连接到待被加载的FPGA节点构成远程加载电路;一个ZYNQ的PL节点管理多个待被加载的FPGA节点,以开源的应用容器引擎Docker镜像为基础,将FPGA镜像封装到Docker镜像中;加载程序读取引擎容器Docker中的FPGA镜像文件,将FPGA镜像传输数据到ZYNQPL节点上,ZYNQPL节点收到FPGA数据后,加载启动对应节点的FPGA。
-
公开(公告)号:CN113965244A
公开(公告)日:2022-01-21
申请号:CN202111159145.2
申请日:2021-09-30
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: H04B7/185
Abstract: 本发明公开的一种卫星通信可变编码调制分数帧处理方法,处理效率高,资源消耗较少,数据吞吐率较高。本发明通过下述技术方案实现:用基于可变调制编码模式的帧长信息处理模块接收数据源控制参数;帧信息计算模块根据读写控制模块读地址要数的数据产生,对MCS参数进行帧信息计算,分数处理模块根据不同帧长和输入输出并行度,对产生的数据作帧间分数处理保证数据连续后,帧间并串转换模块根据每一帧的符号帧长及分数帧信息,完帧串并拼接;编码器处理模块输入LDPC编码模块进行模式适配,对基带处理中基带头进行帧填充和帧间距平滑,合帧控制模块对帧间的分数帧信息进行帧间分数拼接处理,利用并串转换将多路并行的符号帧数据连续输出。
-
公开(公告)号:CN112199121A
公开(公告)日:2021-01-08
申请号:CN202011044864.5
申请日:2020-09-28
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: G06F9/4401 , G06F8/41 , G06F8/61
Abstract: 本发明公开的一种DSP按需扩容加载程序方法,旨在提供一种运行速度快,加载时间少,扩容可靠的程序扩容方法。本发明通过下述技术方案予以实现:在DSP开发环境中,将DSP需要的各个函数编译出来,将不同的处理函数使用频率写入DSP的同步动态存储器中,并形成DSP函数部署蓝图;函数被调用时,DSP引导程序根据预先安排的DSP函数部署蓝图进行输函数代码搬移,从SDRAM中拷贝到DSP的内部运行RAM上的运行位置1、运行位置2的指定存储空间中的扩容引导程序;然后在内部RAM高速运行,将程序代码写入DSP不同的处理函数代码运行在DSP的高速数据缓冲区,按需加载DSP扩容程序;加载完毕自动跳转到零地址运行。
-
公开(公告)号:CN107749764A
公开(公告)日:2018-03-02
申请号:CN201710835514.2
申请日:2017-09-15
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
Abstract: 本发明提出的一种多通道大动态信号的采样方法,旨在提供一种能够减少模拟电路处理环节、体积重量的大动态信号采样方法,本发明通过下述技术方案予以实现:首先将滤波器、自动增益控制AGC放大器、高速模数转换器AD转换器依次串联,然后将1-n个滤波器、AGC放大器、高速AD串联电路并联在可编程器件FPGA与功分器之间,再通过功分器串联AGC放大器组成多通道大动态信号采样电路;功分器把接收到的信号分成n路后输出,分别送入并联的n个滤波器把各个信号进行分离,AGC放大器根据接收到的各个信号功率大小分别对接收到的信号进行放大,采用高速AD转换器进行带通采样和基带化处理,FPGA对各个信号进行下变频和基带滤波,输出基带化后的数字信号。
-
公开(公告)号:CN112199121B
公开(公告)日:2023-06-06
申请号:CN202011044864.5
申请日:2020-09-28
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: G06F9/4401 , G06F8/41 , G06F8/61
Abstract: 本发明公开的一种DSP按需扩容加载程序方法,旨在提供一种运行速度快,加载时间少,扩容可靠的程序扩容方法。本发明通过下述技术方案予以实现:在DSP开发环境中,将DSP需要的各个函数编译出来,将不同的处理函数使用频率写入DSP的同步动态存储器中,并形成DSP函数部署蓝图;函数被调用时,DSP引导程序根据预先安排的DSP函数部署蓝图进行输函数代码搬移,从SDRAM中拷贝到DSP的内部运行RAM上的运行位置1、运行位置2的指定存储空间中的扩容引导程序;然后在内部RAM高速运行,将程序代码写入DSP不同的处理函数代码运行在DSP的高速数据缓冲区,按需加载DSP扩容程序;加载完毕自动跳转到零地址运行。
-
公开(公告)号:CN112199211B
公开(公告)日:2023-02-28
申请号:CN202011042983.7
申请日:2020-09-28
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
Abstract: 本发明公开的一种基于RapidIO的CORBA中间件ORB间通信方法,涉及软件无线电领域,本发明通过下述技术方案予以实现:基于IIOP协议提供的TCP/IP协议栈,通过协议覆盖方式,增加以太网到RapidIO网络的适配层,实现以太网数据包运行于RapidIO网络之上,将以太网物理层替换成RapidIO层,在以太网链路层和RapidIO层之间增加一层适配层;通过TCP/IP协议栈和以太网链路层将IIOP数据层层封装,成为以太网帧,适配层将映射后的RapidIO源ID、目的ID填入RapidIO头,将RapidIO头添加到以太网帧最前面,组合成RapidIO数据格式,通过RapidIO层发送出去。
-
公开(公告)号:CN110769037A
公开(公告)日:2020-02-07
申请号:CN201910929156.0
申请日:2019-09-28
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
Abstract: 本发明公开的一种嵌入式边缘计算平台资源配置方法,旨在为嵌入式边缘计算平台提供一种简单可靠、可快速部署的分布式计算资源配置方法。本发明通过下述技术方案予以实现:以Json文件为载体,按照计算图中的数据传播路径和节点计算操作,对Json文件进行编排,并将需额外补充的计算操作程序一起打包成一个压缩文件;然后,将计算任务(即Json文件包)注入嵌入式边缘计算平台,自动解析Json文件,恢复出计算图,并根据计算图对计算、通信资源的需求进行分解,形成映射图;最后,使用映射图完成计算需求到硬件资源的部署;如映射未成功,则可根据失败反馈的原因,对计算图的分解方式进行调整,形成新的映射图后进行再次映射。
-
公开(公告)号:CN110048876A
公开(公告)日:2019-07-23
申请号:CN201910150908.3
申请日:2019-02-28
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: H04L12/24
Abstract: 本发明公开的一种大规模信号与信息异构处理机深度解耦方法,旨在提供一种统一设计模式、良好架构的深度解耦方法,本发明通过下述技术方案实现:根据大规模信号与信息异构处理机的功能特性,划分为相对独立的功能子网,并在功能子网中划分若干类通用数据处理模块,每个功能子网通过一个接口模块在一级数字网络进行数据交换,通过一级数字网络完成任务控制指令、健康状态信息、情报数据的传输;驻留在应用层的各功能应用软件通过集中管理的方式建立和维护逻辑连接,功能软件通过高速通信中间件进行数据传输,实现功能软件与硬件功能之间的深度解耦,当某个通用数据处理模块发生故障时,通过网络管理软件快速完成复杂的重构过程。
-
-
-
-
-
-
-
-
-