-
公开(公告)号：CN111611114B
公开(公告)日：2023-04-07
申请号：CN202010233527.4
申请日：2020-03-30
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
Abstract: 本发明公开的一种综合航空电子PHM系统，旨在提供一种能够减少任务系统定位故障时间，传输效率高的健康管理系统。本发明通过下述技术方实现：N个信号处理模块及系统控制模块，以CAN总线作为健康管理数据传输媒介，组成以系统控制模块为健康数据管理核心，将高速交换网络连接的信号处理模块及系统控制模块组成星型交换网络；系统控制模块通过CAN总线接口对信号处理模块的各种状态值设置门限数量、温度和电压范围值，信号处理模块通过CAN总线与系统控制模块的CAN总线相连来实现健康管理数据传输与模块间业务数据通信分离；一旦监测到状态值超过设定的门限事件，以CAN总线健康管理软件收集的接口上报到系统控制模块。
-
公开(公告)号：CN111611114A
公开(公告)日：2020-09-01
申请号：CN202010233527.4
申请日：2020-03-30
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
Abstract: 本发明公开的一种综合航空电子PHM系统，旨在提供一种能够减少任务系统定位故障时间，传输效率高的健康管理系统。本发明通过下述技术方实现：N个信号处理模块及系统控制模块，以CAN总线作为健康管理数据传输媒介，组成以系统控制模块为健康数据管理核心，将高速交换网络连接的信号处理模块及系统控制模块组成星型交换网络；系统控制模块通过CAN总线接口对信号处理模块的各种状态值设置门限数量、温度和电压范围值，信号处理模块通过CAN总线与系统控制模块的CAN总线相连来实现健康管理数据传输与模块间业务数据通信分离；一旦监测到状态值超过设定的门限事件，以CAN总线健康管理软件收集的接口上报到系统控制模块。
-
公开(公告)号：CN112199121B
公开(公告)日：2023-06-06
申请号：CN202011044864.5
申请日：2020-09-28
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: G06F9/4401 , G06F8/41 , G06F8/61
Abstract: 本发明公开的一种DSP按需扩容加载程序方法，旨在提供一种运行速度快，加载时间少，扩容可靠的程序扩容方法。本发明通过下述技术方案予以实现：在DSP开发环境中，将DSP需要的各个函数编译出来，将不同的处理函数使用频率写入DSP的同步动态存储器中，并形成DSP函数部署蓝图；函数被调用时，DSP引导程序根据预先安排的DSP函数部署蓝图进行输函数代码搬移，从SDRAM中拷贝到DSP的内部运行RAM上的运行位置1、运行位置2的指定存储空间中的扩容引导程序；然后在内部RAM高速运行，将程序代码写入DSP不同的处理函数代码运行在DSP的高速数据缓冲区，按需加载DSP扩容程序；加载完毕自动跳转到零地址运行。
-
Patent Agency Ranking
公开(公告)号：CN112711925A
公开(公告)日：2021-04-27
申请号：CN202110183659.5
申请日：2021-02-10
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: G06F30/34 , G06F115/10
Abstract: 本发明公开的一种虚拟化EMIF总线DSP软件设计方法，旨在提供一种接口移植简单，系统集成效率高，高数据传输速率的虚拟化EMIF总线的软件设计方法。发明通过下述技术方案予以实现：PS单元作为主设备对PL单元中的寄存器进行读写访问；PL单元作为从设备被动接收PS单元写入数据；PS单元通过虚拟化EMIF写操作FPGA软件，写入的数据经PL单元数据FIFO缓存处理后，发送至FPGA软件，通过对Aurora总线的数据线进行编码方式实现PS单元访问地址、数据、单个寄存器读写标识、任意长度RAM或FIFO读写字段的合并，以软件虚拟化的方式，对FPGA软件中的任意寄存器、任意长度字段的RAM进行读写访问。
-
公开(公告)号：CN112199121A
公开(公告)日：2021-01-08
申请号：CN202011044864.5
申请日：2020-09-28
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: G06F9/4401 , G06F8/41 , G06F8/61
Abstract: 本发明公开的一种DSP按需扩容加载程序方法，旨在提供一种运行速度快，加载时间少，扩容可靠的程序扩容方法。本发明通过下述技术方案予以实现：在DSP开发环境中，将DSP需要的各个函数编译出来，将不同的处理函数使用频率写入DSP的同步动态存储器中，并形成DSP函数部署蓝图；函数被调用时，DSP引导程序根据预先安排的DSP函数部署蓝图进行输函数代码搬移，从SDRAM中拷贝到DSP的内部运行RAM上的运行位置1、运行位置2的指定存储空间中的扩容引导程序；然后在内部RAM高速运行，将程序代码写入DSP不同的处理函数代码运行在DSP的高速数据缓冲区，按需加载DSP扩容程序；加载完毕自动跳转到零地址运行。
-
公开(公告)号：CN113157334B
公开(公告)日：2022-09-02
申请号：CN202110338013.X
申请日：2021-03-30
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
Abstract: 本发明公开的一种FPGA多版本程序加载方法，提供一种硬件成本低，软件实现简单，容错能力强，可靠性加载效率高的方法。发明通过下述技术方案实现：采用FPGA+MSU+CPLD组成一个FPGA程序加载控制单元，CPLD通过最高位地址划分成2个相同大小的存储空间，按照Flash块空间利用率尽可能高的方式对BIN文件进行组合；MSU模块向CPLD下发程序版本加载指令，注入待加载程序版本配置信息，启动软件复位命令，使Flash从设定的WBSTAR地址起始处进行功能程序版本加载，在每片Flash首个区块的首地址处，存储通过JTAG方式在线烧写FPGA基础版本程序，其它功能版本程序的固化采用在线更新方式实现。
-
公开(公告)号：CN113157334A
公开(公告)日：2021-07-23
申请号：CN202110338013.X
申请日：2021-03-30
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
Abstract: 本发明公开的一种FPGA多版本程序加载方法，提供一种硬件成本低，软件实现简单，容错能力强，可靠性加载效率高。发明通过下述技术方案予以实现：采用FPGA+MSU+CPLD组成一个FPGA程序加载控制单元，CPLD通过最高位地址划分成2个相同大小的存储空间，按照Flash块空间利用率尽可能高的方式对BIN文件进行组合；MSU模块向CPLD下发程序版本加载指令，注入待加载程序版本配置信息，启动软件复位命令，使Flash从设定的WBSTAR地址起始处进行功能程序版本加载，在每片Flash首个区块的首地址处，存储通过JTAG方式在线烧写FPGA基础版本程序，其它功能版本程序的固化采用序在线更新方式实现。
-
公开(公告)号：CN112711925B
公开(公告)日：2022-10-28
申请号：CN202110183659.5
申请日：2021-02-10
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: G06F30/34 , G06F115/10
Abstract: 本发明公开的一种虚拟化EMIF总线DSP软件设计方法，旨在提供一种接口移植简单，系统集成效率高，高数据传输速率的虚拟化EMIF总线的软件设计方法。发明通过下述技术方案予以实现：PS单元作为主设备对PL单元中的寄存器进行读写访问；PL单元作为从设备被动接收PS单元写入数据；PS单元通过虚拟化EMIF写操作FPGA软件，写入的数据经PL单元数据FIFO缓存处理后，发送至FPGA软件，通过对Aurora总线的数据线进行编码方式实现PS单元访问地址、数据、单个寄存器读写标识、任意长度RAM或FIFO读写字段的合并，以软件虚拟化的方式，对FPGA软件中的任意寄存器、任意长度字段的RAM进行读写访问。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.044 seconds)
