-
公开(公告)号：CN109030926A
公开(公告)日：2018-12-18
申请号：CN201810683126.1
申请日：2018-06-28
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: G01R19/25
Abstract: 本发明公开了一种多通道电压采集模块，利用本发明电路组成结构简单，易扩展、功耗低。并通过下述技术方案实现：模数转换芯片AD7327通过高速串行外设接口SPI连接包含了大规模可编程门阵列FPGA的模块支持单元MSU而组成多通道电压采集的核心硬件架构；板载电压通用标准电路单元将板载电压模拟信号输入到AD7327中的内置模拟通道选择器，模拟通道选择器根据IN0至IN7通道依次选择板载电压通用标准电路单元先后输出的电压选择信号到模数转换器ADC进行模数转换，控制逻辑寄存器将产生的电压范围为0～10V的控制参数反馈到模数转换器ADC，列化出高数串行总线至DIN总线转串口，读取转换结果到AD7327驱动器中完成模数转换的循环。
-
Patent Agency Ranking
公开(公告)号：CN114050825B
公开(公告)日：2023-02-28
申请号：CN202111278167.0
申请日：2021-10-30
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: H03L7/23
Abstract: 本发明公开的一种多模式自适应内外参考时钟复用分配电路，能自适应复用内外参考时钟，且具备时钟分频分配能力。本发明通过下述技术方案实现：FPGA以含PLL资源的锁定指示信号和接地调试接口控制电路输入模式信号作为判决条件，判断工作模式和外部参考时钟是否正常，通过逻辑判决输出选通信号信号，选择内部或外部参考时钟到次级锁相环电路，实现内外参考时钟自适应复用；末级时钟分配网络对次级锁相环电路输出时钟进行分频，为板级各电路组件提供分频时钟，分别得到各组电路组件的具体时钟频率，以及自适应调试模式、正常工作模式、外参考异常模式和外参考恢复模式等多种工作模式下的参考时钟复用，完成到模块内各电路组件输出时钟的分频和分配。
-
公开(公告)号：CN114050838A
公开(公告)日：2022-02-15
申请号：CN202111278151.X
申请日：2021-10-30
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: H04B1/04
Abstract: 本发明公开的一种100Gbps带宽RapidIO信号源，输出数字信号带宽高，输出数字信号格式灵活，速率多档可调。本发明通过下述技术方案实现：部署在服务器的数据文件生成及控制软件根据航空电子综合射频系统的通用信号与信息处理子系统的输入数字信号特性，生成100Gbps带宽RapidIO信号源的发送数据文件，通过以太网发送到数据交换模块。数据交换模块通过GTX将数据文件分发到信号处理模块组。信号处理模块将从GTX接口接收到的数据文件写入DDR4，在收到数据文件生成及控制软件的同步发送命令后，将数据通过RapidIO接口作为信号源输出信号发送到航空电子综合射频等系统中通用信号与信息处理系统。
-
公开(公告)号：CN114050825A
公开(公告)日：2022-02-15
申请号：CN202111278167.0
申请日：2021-10-30
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: H03L7/23
Abstract: 本发明公开的一种多模式自适应内外参考时钟复用分配电路，能自适应复用内外参考时钟，且具备时钟分频分配能力。本发明通过下述技术方案实现：FPGA以含PLL资源的锁定指示信号和接地调试接口控制电路输入模式信号作为判决条件，判断工作模式和外部参考时钟是否正常，通过逻辑判决输出选通信号信号，选择内部或外部参考时钟到次级锁相环电路，实现内外参考时钟自适应复用；末级时钟分配网络对次级锁相环电路输出时钟进行分频，为板级各电路组件提供分频时钟，分别得到各组电路组件的具体时钟频率，以及自适应调试模式、正常工作模式、外参考异常模式和外参考恢复模式等多种工作模式下的参考时钟复用，完成到模块内各电路组件输出时钟的分频和分配。
-
公开(公告)号：CN114050838B
公开(公告)日：2023-12-29
申请号：CN202111278151.X
申请日：2021-10-30
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: H04B1/04
Abstract: 处理系统。本发明公开的一种100Gbps带宽RapidIO信号源，输出数字信号带宽高，输出数字信号格式灵活，速率多档可调。本发明通过下述技术方案实现：部署在服务器的数据文件生成及控制软件根据航空电子综合射频系统的通用信号与信息处理子系统的输入数字信号特性，生成100Gbps带宽RapidIO信号源的发送数据文件，通过以太网发送到数据交换模块。数据交换模块通过GTX将数据文件分发到信号处理模块组。信号处理模块将从GTX接口接收到的数据文件写入DDR4，在收到数据文件生成及控制软件的发送指令后，将(56)对比文件千应庆等.一种基于RapidIO协议的光纤总线硬件架构设计与分析《.兵工学报》.2012,(第12期),
-
公开(公告)号：CN110048876A
公开(公告)日：2019-07-23
申请号：CN201910150908.3
申请日：2019-02-28
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: H04L12/24
Abstract: 本发明公开的一种大规模信号与信息异构处理机深度解耦方法，旨在提供一种统一设计模式、良好架构的深度解耦方法，本发明通过下述技术方案实现：根据大规模信号与信息异构处理机的功能特性，划分为相对独立的功能子网，并在功能子网中划分若干类通用数据处理模块，每个功能子网通过一个接口模块在一级数字网络进行数据交换，通过一级数字网络完成任务控制指令、健康状态信息、情报数据的传输；驻留在应用层的各功能应用软件通过集中管理的方式建立和维护逻辑连接，功能软件通过高速通信中间件进行数据传输，实现功能软件与硬件功能之间的深度解耦，当某个通用数据处理模块发生故障时，通过网络管理软件快速完成复杂的重构过程。
-
-
-
-
-
Search Results
6
records
(took 0.033 seconds)
