-
公开(公告)号：CN113541974A
公开(公告)日：2021-10-22
申请号：CN202110730494.9
申请日：2021-06-30
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: H04L12/02 , H04L12/10 , H04L12/861 , H04L12/931 , H04L29/06
Abstract: 本发明公开的一种多通道高频数字信号同步处理装置，通道多、速度高、易扩展，调试方便。本发明通过下述技术方案实现：控制电路通过离散线对外连接LRM连接器和消息传递，通过RapidIO物理层控制电源转换电路加电和版本控制，给1‑4个DSP的版本使能工作，控制DSP的版本管理和温度、电压的采集，以太网电路使用网线和DSP交换数据，网络交换电路接收数据，将数据分发给DSP用于程序加载更新，以太网电路调试DSP信号，处理电路接收输入的差分信号，然后将多通道高频数字信号同步处理数据不断传送到硬件设备USB端点接收缓存中，之后传送到上位机，USB外部设备直接访问该数据缓存区，传输数据的字节数和缓冲区地址。
-
公开(公告)号：CN112285530A
公开(公告)日：2021-01-29
申请号：CN202011043067.5
申请日：2020-09-28
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: G01R31/28 , G05B19/042 , H04L12/26
Abstract: 本发明公开的一种VPX高速信号板通用测试装置涉及测控通信等高速信号采集领域。本发明如果下述技术方案实现：采用通用计算模块作为星型交换的中心节点，通过连接器的X4的PCIe与核心处理模块连接完成控制功能，对核心处理模块的控制及状态检测和对外部测试仪器的控制和监控，核心处理模块与通用计算机模块进行交互，将接收到的信息发送给信号处理板进行处理，通过单板软件响应重用控制系统的命令，加载不同的功能选件；核心处理模块以三块并联的FPGA为核心，通过FPGA完成对控制命令的解析分发和信号数据流的传递，并与VPX背板的SRIO信号相连形成数据交互的SRIO数据传输网络，FPGA不定时点对点互相发送数据。
-
公开(公告)号：CN113541974B
公开(公告)日：2023-04-18
申请号：CN202110730494.9
申请日：2021-06-30
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
Abstract: 本发明公开的一种多通道高频数字信号同步处理装置，通道多、速度高、易扩展，调试方便。本发明通过下述技术方案实现：控制电路通过离散线对外连接LRM连接器和消息传递，通过RapidIO物理层控制电源转换电路加电和版本控制，给1‑4个DSP的版本使能工作，控制DSP的版本管理和温度、电压的采集，以太网电路使用网线和DSP交换数据，网络交换电路接收数据，将数据分发给DSP用于程序加载更新，以太网电路调试DSP信号，处理电路接收输入的差分信号，然后将多通道高频数字信号同步处理数据不断传送到硬件设备USB端点接收缓存中，之后传送到上位机，USB外部设备直接访问该硬件设备USB端点的数据缓存区，传输数据的字节数和缓冲区地址。
-
公开(公告)号：CN112199320A
公开(公告)日：2021-01-08
申请号：CN202011043070.7
申请日：2020-09-28
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
Abstract: 本发明公开了一种多通道可重构信号处理装置，旨在提供一种集成度更高、重构方式更灵活的信号处理装置，本发明通过下述技术方案实现：采用时钟分路电路接收参考时钟，并将所需的时钟分发到各个信号处理通道，各信号处理通道在DSP与FPGA之间交换控制参数，按照系统主机的重构指令给FPGA和DSP加载不同的处理程序，FPGA和DSP从各自外挂FLASH加载功能程序，待处理的基带信号通过数据交换矩阵送给相应信号处理通道，各信号处理通道DSP和FPGA对基带信号进行处理后再传送给数据交换矩阵，完成中频及基带信号的处理，实现各种方式的调制/解调、解扩/解跳、数据纠错编译码、波束包络处理和时间测量。
-
Patent Agency Ranking
公开(公告)号：CN112986919A
公开(公告)日：2021-06-18
申请号：CN202110183699.X
申请日：2021-02-10
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
Abstract: 本发明公开的一种高密度DBF多路多目标信号处理装置，体积小、信号处理密度高。本发明通过下述技术方案实现：在综合处理池中，FPGA1和FPGA2互连外挂千兆网模数混合电路PHY芯片的系统级芯片实现高速串行信号的传输，FPGA1和FPGA2分别通过一路高速收发器GTH(65路)、一路GTH(64路)相连1‑6片光模块，将干扰测向处理和波束调零信号送入高密度布局的光模块进行局部数字波束合成DBF处理，光模块将调零需求和实时波束指向送给波束调零功能模块，计算生成数字波束合成DBF加权值，将局部DBF处理结果通过光模块转换为129路光信号，实现多目标上行信号遥控、遥测、编帧、编码和调制输出。
-
公开(公告)号：CN112986919B
公开(公告)日：2023-08-18
申请号：CN202110183699.X
申请日：2021-02-10
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
Abstract: 本发明公开的一种高密度DBF多路多目标信号处理装置，体积小、信号处理密度高。本发明通过下述技术方案实现：在综合处理池中，FPGA1和FPGA2互连外挂千兆网模数混合电路PHY芯片的系统级芯片实现高速串行信号的传输，FPGA1和FPGA2分别通过一路高速收发器GTH(65路)、一路GTH(64路)相连1‑6片光模块，将干扰测向处理和波束调零信号送入高密度布局的光模块进行局部数字波束合成DBF处理，光模块将调零需求和实时波束指向送给波束调零功能模块，计算生成数字波束合成DBF加权值，将局部DBF处理结果通过光模块转换为129路光信号，实现多目标上行信号遥控、遥测、编帧、编码和调制输出。
-
公开(公告)号：CN112199320B
公开(公告)日：2023-06-02
申请号：CN202011043070.7
申请日：2020-09-28
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
Abstract: 本发明公开了一种多通道可重构信号处理装置，旨在提供一种集成度更高、重构方式更灵活的信号处理装置，本发明通过下述技术方案实现：采用时钟分路电路接收参考时钟，并将所需的时钟分发到各个信号处理通道，各信号处理通道在DSP与FPGA之间交换控制参数，按照系统主机的重构指令给FPGA和DSP加载不同的处理程序，FPGA和DSP从各自外挂FLASH加载功能程序，待处理的基带信号通过数据交换矩阵送给相应信号处理通道，各信号处理通道DSP和FPGA对基带信号进行处理后再传送给数据交换矩阵，完成中频及基带信号的处理，实现各种方式的调制/解调、解扩/解跳、数据纠错编译码、波束包络处理和时间测量。
-
公开(公告)号：CN112104366A
公开(公告)日：2020-12-18
申请号：CN202010891068.9
申请日：2020-08-30
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: H03M1/12
Abstract: 本发明公开的一种四通道高速同步FMC采集装置，涉及测控、通信等领域采集装置。本发明通过下述技术方实现：AD采集电路以4路输入信号分别通过两级变压器，将单端信号转换为AD芯片可接收的差分信号，时钟分路电路通过倍频和分频分别输出模数转换器AD所需的采样时钟和采样同步信号，同时将两组AD采样时钟和AD采样同步信号分别送给对应的AD芯片，将同步数据送入FMC连接器，并将数据处理时钟送给信号处理载板；FMC连接器通过串行外设接口SPI配置AD芯片寄存器工作所需的值，将AD传数的两组同步信号分别提供给对应的AD，AD正常工作后将4个输出通道数据通过FMC连接器插头送给载板，完成4路中频数据同步采样和传输。
-
公开(公告)号：CN109030926A
公开(公告)日：2018-12-18
申请号：CN201810683126.1
申请日：2018-06-28
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: G01R19/25
Abstract: 本发明公开了一种多通道电压采集模块，利用本发明电路组成结构简单，易扩展、功耗低。并通过下述技术方案实现：模数转换芯片AD7327通过高速串行外设接口SPI连接包含了大规模可编程门阵列FPGA的模块支持单元MSU而组成多通道电压采集的核心硬件架构；板载电压通用标准电路单元将板载电压模拟信号输入到AD7327中的内置模拟通道选择器，模拟通道选择器根据IN0至IN7通道依次选择板载电压通用标准电路单元先后输出的电压选择信号到模数转换器ADC进行模数转换，控制逻辑寄存器将产生的电压范围为0～10V的控制参数反馈到模数转换器ADC，列化出高数串行总线至DIN总线转串口，读取转换结果到AD7327驱动器中完成模数转换的循环。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.041 seconds)
