公开(公告)号：CN112185815A

公开(公告)日：2021-01-05

申请号：CN201910598339.9

申请日：2019-07-04

Applicant: 硅存储技术公司

Inventor： C.王 ,  X.刘 ,  N.杜 ,  邢精成 ,  G.Y.刘 ,  刁颖

IPC: H01L21/336 ,  H01L29/788 ,  H01L27/11521 ,  H01L29/423

Abstract: 本发明题为“形成具有间隔物限定的浮栅和离散地形成的多晶硅栅的分裂栅闪存存储器单元的方法”。本发明公开了一种形成存储器设备的方法，所述方法包括使用第一多晶硅沉积在半导体衬底上方形成第一多晶硅层，在所述第一多晶硅层上形成绝缘间隔物，以及移除所述第一多晶硅层中的一些以在所述绝缘间隔物下面留下第一多晶硅块。源极区形成在邻近所述第一多晶硅块的第一侧表面的所述衬底中。第二多晶硅层使用第二多晶硅沉积形成。部分地移除所述第二多晶硅层以在所述衬底上方留下第二多晶硅块并且与所述第一多晶硅块的第二侧表面相邻。第三多晶硅层使用第三多晶硅沉积形成。部分地移除所述第三多晶硅层以在所述源极区上方留下第三多晶硅块。漏极区形成在与所述第二多晶硅块相邻的所述衬底中。

公开(公告)号：CN108140669B

公开(公告)日：2019-06-07

申请号：CN201680058271.X

申请日：2016-08-02

Applicant: 硅存储技术公司

Inventor： 周锋 ,  X.刘 ,  J-W.杨 ,  C-S.苏 ,  N.杜

IPC: H01L29/423 ,  H01L29/788 ,  H01L29/66

CPC classification number: H01L27/11521 ,  H01L21/8238 ,  H01L29/40114 ,  H01L29/42328 ,  H01L29/42332 ,  H01L29/4916 ,  H01L29/66825 ,  H01L29/7881 ,  H01L29/7883

Abstract: 一种形成存储单元对的方法，该方法包括：在半导体基板上方形成多晶硅层并且与半导体基板绝缘；在多晶硅层上方形成导电控制栅对并且与多晶硅层绝缘；形成第一和第二绝缘层，其沿着控制栅的内侧和外侧表面延伸；移除多晶硅层的与控制栅的外侧表面相邻的部分；在该结构上形成HKMG层并且移除其在控制栅之间的部分，移除多晶硅层的与控制栅的内侧表面相邻的部分；在与控制栅的内侧表面相邻的基板中形成源区；在源区上方形成导电抹除栅并且与源区绝缘；形成导电字线栅，其横向地与控制栅相邻，以及在与字线栅相邻的基板中形成漏区。

公开(公告)号：CN108886094A

公开(公告)日：2018-11-23

申请号：CN201780014845.8

申请日：2017-02-10

Applicant: 硅存储技术公司 ,  新加坡科技研究局

Inventor： F.周 ,  X.刘 ,  H.V.陈 ,  H.Q.阮 ,  N.杜 ,  M.雷滕 ,  Z.陈 ,  X.王 ,  G-Q.罗

IPC: H01L45/00 ,  G11C11/00 ,  G11C11/02 ,  G11C13/00

CPC classification number: G11C13/0007 ,  G11C13/0064 ,  G11C13/0069 ,  G11C2013/009 ,  G11C2013/0092 ,  H01L45/04 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/145 ,  H01L45/146 ,  H01L45/16

Abstract: 本发明提供了一种存储器设备和方法，所述存储器设备包括：金属氧化物材料，所述金属氧化物材料被设置在第一导电电极和第二导电电极之间并与它们电接触，以及电压源，所述电压源被配置成跨所述第一电极和所述第二电极施加在时间上间隔开的多个电压脉冲。对于所述电压脉冲中的每一个，所述电压的振幅在所述电压脉冲期间增大。

公开(公告)号：CN112185970B

公开(公告)日：2024-05-28

申请号：CN201910588914.7

申请日：2019-07-02

Applicant: 硅存储技术公司

Inventor： 邢精成 ,  C.王 ,  G.Y.刘 ,  刁颖 ,  X.刘 ,  N.杜

IPC: H10B41/30 ,  H01L21/28

Abstract: 本公开涉及形成分裂栅存储器单元的方法。本发明公开了一种形成存储器设备的方法，包括在第一导电层上形成第二绝缘层，该第一导电层形成在第一绝缘层上，该第一绝缘层形成在半导体基板上。在第二绝缘层中形成向下延伸到第一导电层的一部分并且暴露该第一导电层的一部分的沟槽，该部分被蚀刻或氧化以具有凹形上表面。沿沟槽的侧壁形成两个绝缘间隔部，该两个绝缘间隔部具有彼此面对的内表面和彼此背离的外表面。源极区形成于基板中的绝缘间隔部之间。第二绝缘层以及第一导电层的一部分被去除以在绝缘间隔部下方形成浮栅。在浮栅的侧表面上形成第三绝缘层。沿外表面形成两个导电间隔部。在基板中相邻于导电间隔部形成漏极区。

公开(公告)号：CN110010606B

公开(公告)日：2023-04-07

申请号：CN201810011007.1

申请日：2018-01-05

Applicant: 硅存储技术公司

Inventor： 王春明 ,  刘国勇 ,  X.刘 ,  邢精成 ,  刁颖 ,  N.杜

IPC: H10B41/30 ,  H10B41/10

Abstract: 本发明公开了双位存储器单元，所述双位存储器单元包括在半导体衬底的所述上表面的第一沟槽和第二沟槽中形成的间隔开的第一浮栅和第二浮栅。擦除栅或一对擦除栅分别设置在所述浮栅上方并且与所述浮栅绝缘。字线栅设置在介于所述第一沟槽和所述第二沟槽之间的所述上表面的一部分上方并且与所述第一沟槽和所述第二沟槽绝缘。在所述第一沟槽下方的所述衬底中形成第一源极区，并且在所述第二沟槽下方的所述衬底中形成第二源极区。所述衬底的连续沟道区沿着所述第一沟槽的侧壁、沿着介于所述第一沟槽和所述第二沟槽之间的所述上表面的所述部分、沿着所述第二沟槽的侧壁，从所述第一源极区延伸并且到所述第二源极区。

公开(公告)号：CN108292516A

公开(公告)日：2018-07-17

申请号：CN201680064218.0

申请日：2016-10-14

Applicant: 硅存储技术公司

Inventor： F.周 ,  X.刘 ,  J-W.杨 ,  N.杜

IPC: G11C16/04 ,  H01L21/336 ,  H01L21/8239 ,  H01L29/778 ,  H01L29/788

CPC classification number: H01L29/7883 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/42328 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66825

Abstract: 本发明公开了一种非易失性存储器单元，所述非易失性存储器单元包括硅衬底、形成在所述硅衬底中的源极区和漏极区（其中所述衬底的沟道区被限定在所述源极区与所述漏极区之间）、设置在所述沟道区的第一部分上方并且与所述沟道区的第一部分绝缘的金属浮栅、设置在所述金属浮栅上方并且与所述金属浮栅绝缘的金属控制栅、设置在所述源极区上方并且与所述源极区绝缘的多晶硅擦除栅、以及设置在所述沟道区的第二部分上方并且与所述沟道区的第二部分绝缘的多晶硅字线栅。

公开(公告)号：CN108140554A

公开(公告)日：2018-06-08

申请号：CN201680059728.9

申请日：2016-09-19

Applicant: 硅存储技术公司

Inventor： J.金 ,  C.苏 ,  F.周 ,  X.刘 ,  N.杜 ,  P.屯塔苏德 ,  P.加扎维

IPC: H01L21/02 ,  H01L21/8229 ,  H01L21/8239

Abstract: 本发明公开了一种在具有存储器区域、核心器件区域和HV器件区域的衬底上形成存储器设备的方法。所述方法包括在所有三个区域中形成一对导电层，在所有三个区域中在所述导电层上方形成绝缘层(以保护所述核心器件区域和所述HV器件区域)，以及然后在所述存储器区域中蚀刻穿过所述绝缘层和所述一对导电层以形成存储器叠堆。所述方法还包括在所述存储器叠堆上方形成绝缘层(以保护所述存储器区域)，移除所述核心器件区域和所述HV器件区域中的所述一对导电层，以及在所述核心器件区域和所述HV器件区域中形成导电栅极，所述导电栅极设置在所述衬底上方并且与其绝缘。

公开(公告)号：CN107210203A

公开(公告)日：2017-09-26

申请号：CN201680006745.6

申请日：2016-01-19

Applicant: 硅存储技术公司

Inventor： N.杜 ,  X.刘 ,  V.蒂瓦里 ,  H.V.陈

IPC: H01L21/28 ,  H01L27/11521 ,  H01L29/423 ,  G11C16/04 ,  G11C16/14

Abstract: 本发明公开了一种形成存储器设备的方法，该方法包括在衬底上形成第一绝缘层、第一导电层、第二绝缘层、第二导电层、第三绝缘层。第一沟槽穿过第三绝缘层、第二导电层、第二绝缘层和第一导电层形成，从而使第一导电层的侧面部分暴露。第四绝缘层形成在第一沟槽的底部处，第四绝缘层沿着第一导电层的暴露部分延伸。第一沟槽填充有导电材料。第二沟槽穿过第三绝缘层、第二导电层、第二绝缘层和第一导电层形成。漏极区形成在第二沟槽下方的衬底中。产生一对存储器单元，其中单个连续沟道区在所述对存储器单元的漏极区之间延伸。

公开(公告)号：CN105990367A

公开(公告)日：2016-10-05

申请号：CN201510089866.9

申请日：2015-02-27

Applicant: 硅存储技术公司

Inventor： J.金 ,  V.蒂瓦里 ,  N.杜 ,  X.刘 ,  钱晓州 ,  白宁 ,  余启文

IPC: H01L27/115

CPC classification number: H01L27/11524 ,  H01L23/57 ,  H01L27/11226 ,  H01L27/11233 ,  H01L27/11253 ,  H01L27/11519 ,  H01L29/42328 ,  H01L29/788 ,  H01L29/7881

Abstract: 本发明公开了一种存储器装置，其包括多个ROM单元以及在所述多个ROM单元上面延伸的导电线，其中每一个ROM单元具有：形成在衬底中的间隔开的源极区和漏极区，所述源极区和漏极区两者间设有沟道区；第一栅极，其设置在所述沟道区的第一部分上面并与之绝缘；第二栅极，其设置在所述沟道区的第二部分上面并与之绝缘。所述导电线电耦接到所述ROM单元的第一子组的所述漏极区，并且不电耦接到所述ROM单元的第二子组的所述漏极区。另选地，所述ROM单元的第一子组在所述沟道区中各自包括较高电压阈值的植入物区，而所述ROM单元的第二子组在所述沟道区中各自缺少任何较高电压阈值的植入物区。

公开(公告)号：CN105027216A

公开(公告)日：2015-11-04

申请号：CN201480008707.5

申请日：2014-03-14

Applicant: 硅存储技术公司

Inventor： X.刘 ,  J.程 ,  D.巴维诺夫 ,  A.科托夫 ,  J-W.尤

IPC: G11C16/04 ,  G11C16/34 ,  G11C11/56

CPC classification number: G11C16/3486 ,  G11C11/5628 ,  G11C11/5642 ,  G11C16/0441 ,  G11C16/10 ,  G11C16/12 ,  G11C16/3459

Abstract: 本发明提供一种用于使用重复编程电压脉冲对单元编程的非易失性存储器装置和方法，其中使用交错的读取操作来确定读取电流的水平，直到实现期望的编程状态。每个相继编程脉冲的一个或多个编程电压都相对于前一个脉冲增大一个步长值。针对单级单元类型，在达到第一读取电流阈值后将每个单元单独地从所述编程脉冲中去除，并且此后对一个或多个冲击脉冲增加所述步长值。针对多级单元类型，在所述单元的其中一个单元达到第一读取电流阈值后所述步长值下降，在达到第二读取电流阈值后将一些单元单独地从所述编程脉冲中去除，而在达到第三读取电流阈值后将另一些单元单独地从所述编程脉冲中去除。