公开(公告)号：CN110010606A

公开(公告)日：2019-07-12

申请号：CN201810011007.1

申请日：2018-01-05

Applicant: 硅存储技术公司

Inventor： 王春明 ,  刘国勇 ,  X.刘 ,  邢精成 ,  刁颖 ,  N.杜

IPC: H01L27/11521 ,  H01L27/11519

Abstract: 本发明公开了双位存储器单元，所述双位存储器单元包括在半导体衬底的所述上表面的第一沟槽和第二沟槽中形成的间隔开的第一浮栅和第二浮栅。擦除栅或一对擦除栅分别设置在所述浮栅上方并且与所述浮栅绝缘。字线栅设置在介于所述第一沟槽和所述第二沟槽之间的所述上表面的一部分上方并且与所述第一沟槽和所述第二沟槽绝缘。在所述第一沟槽下方的所述衬底中形成第一源极区，并且在所述第二沟槽下方的所述衬底中形成第二源极区。所述衬底的连续沟道区沿着所述第一沟槽的侧壁、沿着介于所述第一沟槽和所述第二沟槽之间的所述上表面的所述部分、沿着所述第二沟槽的侧壁，从所述第一源极区延伸并且到所述第二源极区。

公开(公告)号：CN110021602B

公开(公告)日：2023-04-07

申请号：CN201810013633.4

申请日：2018-01-05

Applicant: 硅存储技术公司

Inventor： 邢精成 ,  刘国勇 ,  X·刘 ,  王春明 ,  刁颖 ,  N·杜

IPC: H10B41/00

Abstract: 本发明题为“在专用沟槽中具有浮栅的非易失性存储器单元”。本发明提供了一对存储器单元，所述存储器单元包括：形成于半导体衬底的上表面中的间隔开的第一沟槽和第二沟槽，以及设置在所述第一沟槽和所述第二沟槽中的第一浮栅和第二浮栅。第一字线栅和第二字线栅分别设置在所述上表面的与所述第一浮栅和所述第二浮栅相邻的部分上方并与所述部分绝缘。源极区在所述衬底中横向地形成在所述第一浮栅和所述第二浮栅之间。第一沟道区和第二沟道区分别在所述第一沟槽和所述第二沟槽下方、分别沿着所述第一沟槽和所述第二沟槽的侧壁以及分别沿着所述上表面的设置在所述第一字线栅和所述第二字线栅下方的部分从所述源极区延伸。所述第一沟槽和所述第二沟槽分别仅包含所述第一浮栅和所述第二浮栅以及绝缘材料。

公开(公告)号：CN110021602A

公开(公告)日：2019-07-16

申请号：CN201810013633.4

申请日：2018-01-05

Applicant: 硅存储技术公司

Inventor： 邢精成 ,  刘国勇 ,  X·刘 ,  王春明 ,  刁颖 ,  N·杜

IPC: H01L27/11517

Abstract: 本发明题为“在专用沟槽中具有浮栅的非易失性存储器单元”。本发明提供了一对存储器单元，所述存储器单元包括：形成于半导体衬底的上表面中的间隔开的第一沟槽和第二沟槽，以及设置在所述第一沟槽和所述第二沟槽中的第一浮栅和第二浮栅。第一字线栅和第二字线栅分别设置在所述上表面的与所述第一浮栅和所述第二浮栅相邻的部分上方并与所述部分绝缘。源极区在所述衬底中横向地形成在所述第一浮栅和所述第二浮栅之间。第一沟道区和第二沟道区分别在所述第一沟槽和所述第二沟槽下方、分别沿着所述第一沟槽和所述第二沟槽的侧壁以及分别沿着所述上表面的设置在所述第一字线栅和所述第二字线栅下方的部分从所述源极区延伸。所述第一沟槽和所述第二沟槽分别仅包含所述第一浮栅和所述第二浮栅以及绝缘材料。

公开(公告)号：CN110010606B

公开(公告)日：2023-04-07

申请号：CN201810011007.1

申请日：2018-01-05

Applicant: 硅存储技术公司

Inventor： 王春明 ,  刘国勇 ,  X.刘 ,  邢精成 ,  刁颖 ,  N.杜

IPC: H10B41/30 ,  H10B41/10

Abstract: 本发明公开了双位存储器单元，所述双位存储器单元包括在半导体衬底的所述上表面的第一沟槽和第二沟槽中形成的间隔开的第一浮栅和第二浮栅。擦除栅或一对擦除栅分别设置在所述浮栅上方并且与所述浮栅绝缘。字线栅设置在介于所述第一沟槽和所述第二沟槽之间的所述上表面的一部分上方并且与所述第一沟槽和所述第二沟槽绝缘。在所述第一沟槽下方的所述衬底中形成第一源极区，并且在所述第二沟槽下方的所述衬底中形成第二源极区。所述衬底的连续沟道区沿着所述第一沟槽的侧壁、沿着介于所述第一沟槽和所述第二沟槽之间的所述上表面的所述部分、沿着所述第二沟槽的侧壁，从所述第一源极区延伸并且到所述第二源极区。

公开(公告)号：CN102969346A

公开(公告)日：2013-03-13

申请号：CN201110289174.0

申请日：2011-08-31

Applicant: 硅存储技术公司

Inventor： 王春明 ,  乔保卫 ,  张祖发 ,  章仪 ,  王序伦 ,  吕文瑞

IPC: H01L29/423 ,  H01L27/115 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L29/788 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/42324 ,  H01L29/42328 ,  H01L29/66825 ,  H01L29/7881

Abstract: 一种非易失性存储器单元包括具有顶面的第一导电类型的半导体衬底；所述衬底中沿所述顶面的第二导电类型的第一区域；所述衬底中沿所述顶面的所述第二导电类型的第二区域，与所述第一区域间隔开；所述第一区域与所述第二区域之间的沟道区；字线栅，定位在所述沟道区的第一部分之上，与所述第一区域紧邻；定位在所述沟道区的另一部分之上的浮栅，所述浮栅具有非平坦轮廓上表面；定位在所述浮栅的上表面之上并且通过第三绝缘层与其绝缘的耦合栅；以及定位成与所述浮栅的第二侧壁相邻的擦除栅。

公开(公告)号：CN102969346B

公开(公告)日：2016-08-10

申请号：CN201110289174.0

申请日：2011-08-31

Applicant: 硅存储技术公司

Inventor： 王春明 ,  乔保卫 ,  张祖发 ,  章仪 ,  王序伦 ,  吕文瑞

IPC: H01L29/423 ,  H01L27/115 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L29/788 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/42324 ,  H01L29/42328 ,  H01L29/66825 ,  H01L29/7881

Abstract: 一种非易失性存储器单元包括具有顶面的第一导电类型的半导体衬底；所述衬底中沿所述顶面的第二导电类型的第一区域；所述衬底中沿所述顶面的所述第二导电类型的第二区域，与所述第一区域间隔开；所述第一区域与所述第二区域之间的沟道区；字线栅，定位在所述沟道区的第一部分之上，与所述第一区域紧邻；定位在所述沟道区的另一部分之上的浮栅，所述浮栅具有非平坦轮廓上表面；定位在所述浮栅的上表面之上并且通过第三绝缘层与其绝缘的耦合栅；以及定位成与所述浮栅的第二侧壁相邻的擦除栅。

公开(公告)号：CN102956643A

公开(公告)日：2013-03-06

申请号：CN201110247064.8

申请日：2011-08-24

Applicant: 硅存储技术公司

Inventor： 王春明 ,  乔保卫 ,  张祖发 ,  章仪 ,  王序伦 ,  吕文瑞

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/788 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/42328 ,  H01L29/66825 ,  H01L29/66833

Abstract: 本发明涉及制造非易失浮栅存储单元的方法和由此制造的存储单元。一种非易失存储单元具有带有顶表面的、第一导电型的单晶基板。第二导电型的第一区域在该基板中是沿着该顶表面的。第二导电型的第二区域在该基板中是沿着该顶表面的，与第一区域隔开。沟道区域是第一区域和第二区域。字线栅紧邻第一区域地位于沟道区域的第一部分之上。字线栅被第一绝缘层从沟道区域隔开。浮栅位于沟道区域的另一部分之上。耦合栅位于浮栅的上表面之上并且被第三绝缘层从那里绝缘。擦除栅邻近于浮栅的第二侧壁定位。擦除栅位于第二区域之上并且被从那里绝缘。