-
公开(公告)号：CN112185970B
公开(公告)日：2024-05-28
申请号：CN201910588914.7
申请日：2019-07-02
Applicant: 硅存储技术公司
Abstract: 本公开涉及形成分裂栅存储器单元的方法。本发明公开了一种形成存储器设备的方法，包括在第一导电层上形成第二绝缘层，该第一导电层形成在第一绝缘层上，该第一绝缘层形成在半导体基板上。在第二绝缘层中形成向下延伸到第一导电层的一部分并且暴露该第一导电层的一部分的沟槽，该部分被蚀刻或氧化以具有凹形上表面。沿沟槽的侧壁形成两个绝缘间隔部，该两个绝缘间隔部具有彼此面对的内表面和彼此背离的外表面。源极区形成于基板中的绝缘间隔部之间。第二绝缘层以及第一导电层的一部分被去除以在绝缘间隔部下方形成浮栅。在浮栅的侧表面上形成第三绝缘层。沿外表面形成两个导电间隔部。在基板中相邻于导电间隔部形成漏极区。
-
公开(公告)号：CN107305892B
公开(公告)日：2020-10-02
申请号：CN201610247666.6
申请日：2016-04-20
Applicant: 硅存储技术公司
IPC: H01L27/11517 , H01L27/11521 , H01L29/423 , H01L29/788 , H01L21/336 , H01L21/28
Abstract: 本发明提供了一种用于使用两次多晶硅沉积形成非易失性存储器单元对的简化方法。在第一多晶硅沉积工艺中，在半导体衬底上形成第一多晶硅层，并将所述第一多晶硅层与所述半导体衬底绝缘。在所述第一多晶硅层上形成一对间隔开的绝缘块。将所述第一多晶硅层的暴露部分移除，同时保持所述第一多晶硅层的各自被设置在所述一对绝缘块中的一个绝缘块下方的一对多晶硅块。在第二多晶硅沉积工艺中，在所述衬底和所述一对绝缘块上方形成第二多晶硅层。在保持第一多晶硅块(设置在所述第一对绝缘块之间)、第二多晶硅块(设置成与一个绝缘块的外侧相邻)和第三多晶硅块(设置成与另一绝缘块的外侧相邻)的同时，将所述第二多晶硅层的部分移除。
-
公开(公告)号：CN107425003A
公开(公告)日：2017-12-01
申请号：CN201610330742.X
申请日：2016-05-18
Applicant: 硅存储技术公司
IPC: H01L27/11524 , H01L21/77
Abstract: 本发明涉及一种在具有存储器单元区域和逻辑电路区域的衬底上形成非易失性存储器单元的方法，所述方法通过以下方式进行：在所述存储器单元区域中形成一对导电浮动栅极；在所述衬底中在所述一对浮动栅极之间形成第一源极区域；在两个区域中形成多晶硅层；在所述逻辑电路区域中在所述多晶硅层上方形成氧化物层；在所述存储器单元区域中对所述多晶硅层执行化学-机械抛光从而在所述浮动栅极之间留下所述多晶硅层的第一区块，所述第一区块与所述多晶硅层的其余部分分开；以及选择性蚀刻所述多晶硅层的多个部分从而产生：设置在所述存储器单元区域的外区域中的所述多晶硅层的第二和第三区块，以及在所述逻辑电路区域中的所述多晶硅层的第四区块。
-
公开(公告)号：CN107305892A
公开(公告)日：2017-10-31
申请号：CN201610247666.6
申请日：2016-04-20
Applicant: 硅存储技术公司
IPC: H01L27/115 , H01L27/11521 , H01L29/423 , H01L29/788
Abstract: 本发明提供了一种用于使用两次多晶硅沉积形成非易失性存储器单元对的简化方法。在第一多晶硅沉积工艺中，在半导体衬底上形成第一多晶硅层，并将所述第一多晶硅层与所述半导体衬底绝缘。在所述第一多晶硅层上形成一对间隔开的绝缘块。将所述第一多晶硅层的暴露部分移除，同时保持所述第一多晶硅层的各自被设置在所述一对绝缘块中的一个绝缘块下方的一对多晶硅块。在第二多晶硅沉积工艺中，在所述衬底和所述一对绝缘块上方形成第二多晶硅层。在保持第一多晶硅块(设置在所述第一对绝缘块之间)、第二多晶硅块(设置成与一个绝缘块的外侧相邻)和第三多晶硅块(设置成与另一绝缘块的外侧相邻)的同时，将所述第二多晶硅层的部分移除。
-
公开(公告)号：CN112185815A
公开(公告)日：2021-01-05
申请号：CN201910598339.9
申请日：2019-07-04
Applicant: 硅存储技术公司
IPC: H01L21/336 , H01L29/788 , H01L27/11521 , H01L29/423
Abstract: 本发明题为“形成具有间隔物限定的浮栅和离散地形成的多晶硅栅的分裂栅闪存存储器单元的方法”。本发明公开了一种形成存储器设备的方法，所述方法包括使用第一多晶硅沉积在半导体衬底上方形成第一多晶硅层，在所述第一多晶硅层上形成绝缘间隔物，以及移除所述第一多晶硅层中的一些以在所述绝缘间隔物下面留下第一多晶硅块。源极区形成在邻近所述第一多晶硅块的第一侧表面的所述衬底中。第二多晶硅层使用第二多晶硅沉积形成。部分地移除所述第二多晶硅层以在所述衬底上方留下第二多晶硅块并且与所述第一多晶硅块的第二侧表面相邻。第三多晶硅层使用第三多晶硅沉积形成。部分地移除所述第三多晶硅层以在所述源极区上方留下第三多晶硅块。漏极区形成在与所述第二多晶硅块相邻的所述衬底中。
-
Patent Agency Ranking
公开(公告)号：CN107342288B
公开(公告)日：2020-08-04
申请号：CN201610285454.7
申请日：2016-04-29
Applicant: 硅存储技术公司
IPC: H01L27/11517 , H01L27/11521 , H01L29/423 , H01L21/28
Abstract: 本发明公开了一种存储器装置，所述存储器装置包括第一导电类型的半导体材料衬底；在所述衬底中间隔开并且具有与所述第一导电类型不同的第二导电类型的第一区和第二区，其中所述衬底中的连续沟道区在所述第一区和所述第二区之间延伸；第一浮栅设置在所述沟道区的与所述第一区相邻的第一部分上方并且与所述第一部分绝缘。第二浮栅设置在所述沟道区的与所述第二区相邻的第二部分上方并且与所述第二部分绝缘。字线栅设置在所述沟道区的介于所述第一沟道区部分和所述第二沟道区部分之间的第三部分上方并且与所述第三部分绝缘。第一擦除栅设置在所述第一区上方并且与其绝缘。第二擦除栅设置在所述第二区上方并且与其绝缘。
-
公开(公告)号：CN112185815B
公开(公告)日：2024-07-23
申请号：CN201910598339.9
申请日：2019-07-04
Applicant: 硅存储技术公司
IPC: H01L21/336 , H01L29/788 , H10B41/30 , H01L29/423
Abstract: 本发明题为“形成具有间隔物限定的浮栅和离散地形成的多晶硅栅的分裂栅闪存存储器单元的方法”。本发明公开了一种形成存储器设备的方法，所述方法包括使用第一多晶硅沉积在半导体衬底上方形成第一多晶硅层，在所述第一多晶硅层上形成绝缘间隔物，以及移除所述第一多晶硅层中的一些以在所述绝缘间隔物下面留下第一多晶硅块。源极区形成在邻近所述第一多晶硅块的第一侧表面的所述衬底中。第二多晶硅层使用第二多晶硅沉积形成。部分地移除所述第二多晶硅层以在所述衬底上方留下第二多晶硅块并且与所述第一多晶硅块的第二侧表面相邻。第三多晶硅层使用第三多晶硅沉积形成。部分地移除所述第三多晶硅层以在所述源极区上方留下第三多晶硅块。漏极区形成在与所述第二多晶硅块相邻的所述衬底中。
-
公开(公告)号：CN107425003B
公开(公告)日：2020-07-14
申请号：CN201610330742.X
申请日：2016-05-18
Applicant: 硅存储技术公司
IPC: H01L27/11524 , H01L21/77 , H01L27/11517
Abstract: 本发明涉及一种在具有存储器单元区域和逻辑电路区域的衬底上形成非易失性存储器单元的方法，所述方法通过以下方式进行：在所述存储器单元区域中形成一对导电浮动栅极；在所述衬底中在所述一对浮动栅极之间形成第一源极区域；在两个区域中形成多晶硅层；在所述逻辑电路区域中在所述多晶硅层上方形成氧化物层；在所述存储器单元区域中对所述多晶硅层执行化学‑机械抛光从而在所述浮动栅极之间留下所述多晶硅层的第一区块，所述第一区块与所述多晶硅层的其余部分分开；以及选择性蚀刻所述多晶硅层的多个部分从而产生：设置在所述存储器单元区域的外区域中的所述多晶硅层的第二和第三区块，以及在所述逻辑电路区域中的所述多晶硅层的第四区块。
-
公开(公告)号：CN107342288A
公开(公告)日：2017-11-10
申请号：CN201610285454.7
申请日：2016-04-29
Applicant: 硅存储技术公司
IPC: H01L27/115 , H01L27/11517 , H01L29/423 , H01L21/28
Abstract: 本发明公开了一种存储器装置，所述存储器装置包括第一导电类型的半导体材料衬底；在所述衬底中间隔开并且具有与所述第一导电类型不同的第二导电类型的第一区和第二区，其中所述衬底中的连续沟道区在所述第一区和所述第二区之间延伸；第一浮栅设置在所述沟道区的与所述第一区相邻的第一部分上方并且与所述第一部分绝缘。第二浮栅设置在所述沟道区的与所述第二区相邻的第二部分上方并且与所述第二部分绝缘。字线栅设置在所述沟道区的介于所述第一沟道区部分和所述第二沟道区部分之间的第三部分上方并且与所述第三部分绝缘。第一擦除栅设置在所述第一区上方并且与其绝缘。第二擦除栅设置在所述第二区上方并且与其绝缘。
-
公开(公告)号：CN107293546A
公开(公告)日：2017-10-24
申请号：CN201610216805.9
申请日：2016-04-08
Applicant: 硅存储技术公司
Inventor： C.王
IPC: H01L27/11517 , H01L27/11521
Abstract: 本发明提供一种减小型非易失性存储器单元阵列，所述减小型非易失性存储器单元阵列通过以下步骤实现：在绝缘层中沿行方向形成第一沟槽，用绝缘材料填充所述第一沟槽，在所述绝缘层中沿列方向形成第二沟槽，在所述第二沟槽中形成STI绝缘材料，以及穿过所述第一沟槽形成源极区。或者，所述STI隔离区可制成连续的，并且所述源极扩散区注入具有足够的能量以形成连续的源极线扩散区，每个源极线扩散区跨有源区并且在所述STI隔离区之下延伸。这使得相邻的存储器单元对的控制栅极可形成得更靠近在一起。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.023 seconds)
