-
公开(公告)号：CN107851658B
公开(公告)日：2022-02-15
申请号：CN201680042949.5
申请日：2016-06-14
Applicant: 硅存储技术公司
IPC: H01L29/423 , H01L21/336 , H01L29/788 , H01L27/11521 , H01L27/11524 , H01L27/11531
Abstract: 本发明提供了一种在与具有HKMG逻辑栅的逻辑和高压设备的同一芯片上形成分离栅非易失性存储器单元的方法。所述方法包括在所述芯片的所述存储器区中形成源极区和漏极区、浮栅、控制栅和用于擦除栅和字线栅的多晶硅层。在所述存储区上方形成保护绝缘层，并且HKMG层和多晶硅层形成在所述芯片上、从所述存储区中移除并且在芯片的逻辑区中图案化以形成具有不同数量的下层绝缘的逻辑栅。
-
公开(公告)号：CN108886094A
公开(公告)日：2018-11-23
申请号：CN201780014845.8
申请日：2017-02-10
CPC classification number: G11C13/0007 , G11C13/0064 , G11C13/0069 , G11C2013/009 , G11C2013/0092 , H01L45/04 , H01L45/08 , H01L45/1233 , H01L45/145 , H01L45/146 , H01L45/16
Abstract: 本发明提供了一种存储器设备和方法，所述存储器设备包括：金属氧化物材料，所述金属氧化物材料被设置在第一导电电极和第二导电电极之间并与它们电接触，以及电压源，所述电压源被配置成跨所述第一电极和所述第二电极施加在时间上间隔开的多个电压脉冲。对于所述电压脉冲中的每一个，所述电压的振幅在所述电压脉冲期间增大。
-
公开(公告)号：CN109863489A
公开(公告)日：2019-06-07
申请号：CN201780046525.0
申请日：2017-05-17
Abstract: 存储器设备包括：金属氧化物材料，该金属氧化物材料被设置在第一导电电极和第二导电电极之间并且与它们电接触；和电流源，该电流源被配置成施加通过金属氧化物材料的一个或多个电流脉冲。对于所述一个或多个电流脉冲中的每一个，所述电流的振幅在所述电流脉冲期间随时间增大，以在金属氧化物材料中形成导电细丝。
-
公开(公告)号：CN108292516A
公开(公告)日：2018-07-17
申请号：CN201680064218.0
申请日：2016-10-14
Applicant: 硅存储技术公司
IPC: G11C16/04 , H01L21/336 , H01L21/8239 , H01L29/778 , H01L29/788
CPC classification number: H01L29/7883 , H01L21/28273 , H01L27/11521 , H01L29/42328 , H01L29/4966 , H01L29/517 , H01L29/66825
Abstract: 本发明公开了一种非易失性存储器单元，所述非易失性存储器单元包括硅衬底、形成在所述硅衬底中的源极区和漏极区（其中所述衬底的沟道区被限定在所述源极区与所述漏极区之间）、设置在所述沟道区的第一部分上方并且与所述沟道区的第一部分绝缘的金属浮栅、设置在所述金属浮栅上方并且与所述金属浮栅绝缘的金属控制栅、设置在所述源极区上方并且与所述源极区绝缘的多晶硅擦除栅、以及设置在所述沟道区的第二部分上方并且与所述沟道区的第二部分绝缘的多晶硅字线栅。
-
公开(公告)号：CN108140554A
公开(公告)日：2018-06-08
申请号：CN201680059728.9
申请日：2016-09-19
Applicant: 硅存储技术公司
IPC: H01L21/02 , H01L21/8229 , H01L21/8239
Abstract: 本发明公开了一种在具有存储器区域、核心器件区域和HV器件区域的衬底上形成存储器设备的方法。所述方法包括在所有三个区域中形成一对导电层，在所有三个区域中在所述导电层上方形成绝缘层(以保护所述核心器件区域和所述HV器件区域)，以及然后在所述存储器区域中蚀刻穿过所述绝缘层和所述一对导电层以形成存储器叠堆。所述方法还包括在所述存储器叠堆上方形成绝缘层(以保护所述存储器区域)，移除所述核心器件区域和所述HV器件区域中的所述一对导电层，以及在所述核心器件区域和所述HV器件区域中形成导电栅极，所述导电栅极设置在所述衬底上方并且与其绝缘。
-
Patent Agency Ranking
公开(公告)号：CN107851658A
公开(公告)日：2018-03-27
申请号：CN201680042949.5
申请日：2016-06-14
Applicant: 硅存储技术公司
IPC: H01L29/423 , H01L21/336 , H01L29/788 , H01L27/11521 , H01L27/11524 , H01L27/11531
CPC classification number: H01L27/11531 , H01L27/11521 , H01L27/11524 , H01L29/42328 , H01L29/66484 , H01L29/66825 , H01L29/7881
Abstract: 本发明提供了一种在与具有HKMG逻辑栅的逻辑和高压设备的同一芯片上形成分离栅非易失性存储器单元的方法。所述方法包括在所述芯片的所述存储器区中形成源极区和漏极区、浮栅、控制栅和用于擦除栅和字线栅的多晶硅层。在所述存储区上方形成保护绝缘层，并且HKMG层和多晶硅层形成在所述芯片上、从所述存储区中移除并且在芯片的逻辑区中图案化以形成具有不同数量的下层绝缘的逻辑栅。
-
公开(公告)号：CN109863489B
公开(公告)日：2024-01-05
申请号：CN201780046525.0
申请日：2017-05-17
Abstract: 存储器设备包括：金属氧化物材料，该金属氧化物材料被设置在第一导电电极和第二导电电极之间并且与它们电接触；和电流源，该电流源被配置成施加通过金属氧化物材料的一个或多个电流脉冲。对于所述一个或多个电流脉冲中的每一个，所述电流的振幅在所述电流脉冲期间随时间增大，以在金属氧化物材料中形成导电细丝。
-
公开(公告)号：CN108243625B
公开(公告)日：2022-04-22
申请号：CN201680064295.6
申请日：2016-10-17
Applicant: 硅存储技术公司
IPC: H01L27/11521 , H01L27/11524 , H01L29/423 , H01L29/788 , H01L21/336 , H01L21/28
Abstract: 本发明提供了一种存储器器件，包括硅衬底，该硅衬底具有在存储器单元区域中的平面的上表面，以及在逻辑器件区域中的向上延伸的硅鳍。硅鳍包括向上延伸且终止于顶表面处的侧表面。逻辑器件包括间隔开的源极区和漏极区，其中沟道区(沿顶表面和侧表面)在源极区和漏极区之间延伸；以及设置在顶表面之上且横向设置为与侧表面相邻的导电逻辑门。存储器单元包括间隔开的源极区和漏极区，其中第二沟道区在源极区和漏极区之间延伸；设置在第二沟道区的一个部分之上的导电浮置栅极；设置在第二沟道区的另一部分之上的导电字线栅极；设置在浮置栅极之上的导电控制栅极；以及设置在源极区之上的导电擦除栅极。
-
公开(公告)号：CN108243625A
公开(公告)日：2018-07-03
申请号：CN201680064295.6
申请日：2016-10-17
Applicant: 硅存储技术公司
IPC: H01L27/11521 , H01L27/11524 , H01L29/423 , H01L29/788 , H01L21/336 , H01L21/28
CPC classification number: H01L27/11521 , H01L21/28273 , H01L27/11524 , H01L29/42328 , H01L29/66825 , H01L29/788 , H01L29/7881
Abstract: 本发明提供了一种存储器器件，包括硅衬底，该硅衬底具有在存储器单元区域中的平面的上表面，以及在逻辑器件区域中的向上延伸的硅鳍。硅鳍包括向上延伸且终止于顶表面处的侧表面。逻辑器件包括间隔开的源极区和漏极区，其中沟道区(沿顶表面和侧表面)在源极区和漏极区之间延伸；以及设置在顶表面之上且横向设置为与侧表面相邻的导电逻辑门。存储器单元包括间隔开的源极区和漏极区，其中第二沟道区在源极区和漏极区之间延伸；设置在第二沟道区的一个部分之上的导电浮置栅极；设置在第二沟道区的另一部分之上的导电字线栅极；设置在浮置栅极之上的导电控制栅极；以及设置在源极区之上的导电擦除栅极。
-
公开(公告)号：CN107210202A
公开(公告)日：2017-09-26
申请号：CN201680006700.9
申请日：2016-01-21
Applicant: 硅存储技术公司
IPC: H01L21/28 , H01L27/11524 , H01L27/11536 , H01L21/336 , H01L29/423 , H01L29/788
CPC classification number: H01L27/11524 , H01L21/28273 , H01L21/30604 , H01L27/11536 , H01L29/42328 , H01L29/66545 , H01L29/66825 , H01L29/7881
Abstract: 本发明公开了一种形成存储器件的方法，所述方法通过以下步骤进行：形成间隔开的第一区和第二区，在所述第一区和所述第二区之间具有沟道区；形成在所述沟道区的第一部分上方并且与所述第一部分绝缘的浮动栅；形成在所述浮动栅上方并且与所述浮动栅绝缘的控制栅；形成在所述第一区上方并且与所述第一区绝缘的擦除栅；以及形成在所述沟道区的第二部分上方并且与所述第二部分绝缘的选择栅。形成所述浮动栅包括在所述衬底上形成第一绝缘层，在所述第一绝缘层上形成第一导电层，以及执行两个单独的蚀刻以穿过所述第一导电层形成第一沟槽和第二沟槽。所述第一导电层的侧壁在所述第一沟槽处具有负斜率，并且所述第一导电层的侧壁在所述第二沟槽处是竖直的。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.018 seconds)
