-
公开(公告)号：CN104332461B
公开(公告)日：2017-11-14
申请号：CN201410450116.5
申请日：2014-09-04
Applicant: 电子科技大学
IPC: H01L25/065 , H01L23/49
CPC classification number: H01L2224/48091 , H01L2224/4903 , H01L2924/13091 , H01L2924/00014 , H01L2924/00
Abstract: 本发明提供了一种多片式高压驱动电路，属于半导体功率器件技术领域。包括低端电路、横向功率器件、高端电路、键合金属线、第一芯片、第二芯片，所述低端电路和横向功率器件集成在第一芯片上，第一芯片的衬底具有逻辑地电位，高端电路集成在第二芯片上，第二芯片的衬底具有浮动地电位，第一芯片和第二芯片通过键合金属线连接，键合金属线连接横向功率器件的高压端和高端电路。本发明通过增大互连线与器件表面的距离降低互连线电位对器件耐压的不利影响；本发明电路结构避免了高端电路区域与用于电平位移的横向功率器件之间的漏电；同时高端电路区域所集成的芯片衬底具有浮动的地电位，避免了高端电路区域内表面器件与衬底之间的PNP穿通。
-
公开(公告)号：CN103531586B
公开(公告)日：2016-02-03
申请号：CN201310526025.0
申请日：2013-10-30
Applicant: 电子科技大学
IPC: H01L27/06 , H01L29/36 , H01L21/782
Abstract: 本发明涉及半导体技术，具体的说是涉及一种功率半导体器件及其制造方法。本发明的一种功率半导体器件，其特征在于将第一类高压nLDMOS器件1、第二类高压nLDMOS器件2、第三类高压nLDMOS器件3、第四类高压nLDMOS器件4、第五类高压nLDMOS器件5、第六类高压nLDMOS器件6、低压NMOS器件7、低压PMOS器件8和低压NPN器件9集成于同一芯片上。本发明的有益效果为，衬底10上实现nLDMOS、低压NMOS、低压PMOS和低压NPN的单片集成，为高压器件提供了低阻的导电通道，提高器件的电导率，大大降低了高压器件的比导通电阻，从而降低芯片的制造成本。本发明尤其适用于功率半导体器件及其制造。
-
公开(公告)号：CN103400863B
公开(公告)日：2016-01-20
申请号：CN201310275984.X
申请日：2013-07-03
Applicant: 电子科技大学
IPC: H01L29/861 , H01L29/06
Abstract: 本发明涉及半导体技术，具体的说是涉及一种横向恒流二极管。本发明所述的横向恒流二极管，通过在N型阱区引入轻掺杂的P型区和重掺杂的P型区构成P型阱区，从而调制表面电场，提高击穿电压，同时轻掺杂的P型区可辅助耗尽N型阱区，使沟道更易夹断，快速进入恒流区，使得恒流二极管具有较低夹断电压，较深的重掺杂P型区缩短了沟道长度，提高了恒流二极管的恒定电流。本发明的有益效果为，有效提高横向恒流二极管的击穿电压，同时使沟道更易夹断，能快速进入恒流区，使得横向恒流二极管具有较低夹断电压，并有效提高了横向恒流二极管的恒定电流。本发明尤其适用于横向恒流二极管。
-
公开(公告)号：CN103400863A
公开(公告)日：2013-11-20
申请号：CN201310275984.X
申请日：2013-07-03
Applicant: 电子科技大学
IPC: H01L29/861 , H01L29/06
Abstract: 本发明涉及半导体技术，具体的说是涉及一种横向恒流二极管。本发明所述的横向恒流二极管，通过在N型阱区引入轻掺杂的P型区和重掺杂的P型区构成P型阱区，从而调制表面电场，提高击穿电压，同时轻掺杂的P型区可辅助耗尽N型阱区，使沟道更易夹断，快速进入恒流区，使得恒流二极管具有较低夹断电压，较深的重掺杂P型区缩短了沟道长度，提高了恒流二极管的恒定电流。本发明的有益效果为，有效提高横向恒流二极管的击穿电压，同时使沟道更易夹断，能快速进入恒流区，使得横向恒流二极管具有较低夹断电压，并有效提高了横向恒流二极管的恒定电流。本发明尤其适用于横向恒流二极管。
-
公开(公告)号：CN103036550A
公开(公告)日：2013-04-10
申请号：CN201210529443.0
申请日：2012-12-11
Applicant: 电子科技大学
IPC: H03K17/78 , H03K17/567
Abstract: 一种快速放电的光电继电器，属于电子技术领域。包括输入端光控信号产生电路、光控信号接收及光电转换电路、控制电路和输出电路；输入端光控信号产生电路由一个发光二极管LED（11）构成，光控信号接收及光电转换电路由一个光电二极管阵列PDA构成，控制电路包括一个级联三极管、三个二极管，用于为输出电路的功率MOSFET器件提供充放电通道；输出电路包括一对功率MOSFET器件。本发明提供的快速放电的光电继电器，由于其控制电路采用了两个或多个三级管的级联，级联后的三极管电流放大倍数增大，抽取电荷的速度显著加快，因而比现有的光电继电器具有更快的放电速度，能够适应更高频率的继电场合。
-
Patent Agency Ranking
公开(公告)号：CN107067374A
公开(公告)日：2017-08-18
申请号：CN201611204577.X
申请日：2016-12-23
Applicant: 西安电子科技大学
IPC: G06T5/00
Abstract: 本发明公开了一种基于两级插值的矩阵补全二维图像处理方法，主要用于对像素有缺失的图像进行补全，其实现步骤是：(1)读入二维图像矩阵；(2)获得参考图像矩阵；(3)获得下采样图像矩阵；(4)第一级插值；(5)对第一级插值后的下采样图像矩阵进行预滤波；(6)第二级插值。本发明既提高了矩阵补全的精确度，又可以广泛应用于像素有缺失的图像矩阵，本发明可用于对像素有缺失的图像进行补全。
-
公开(公告)号：CN103928435B
公开(公告)日：2017-02-15
申请号：CN201410175912.2
申请日：2014-04-28
Applicant: 电子科技大学
IPC: H01L23/52
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及半导体功率器件技术领域，具体的说是涉及一种高压集成互连电路。本发明的高压集成电路，包括通过高压互连线4连接的LDMOS区和高压电路区，所述LDMOS区包括LDMOS源极1、LDMOS漏极2和P型阱区3；所述LDMOS漏极2、P型阱区3、和高压电路区周围设置有高压结终端18；高压互连线4的一端穿过P型阱区3与LDMOS漏极2连接，其另一端与高压电路区连接；其特征在于，所述高压结终端18在P型阱区3处向高压互连线4的两侧内凹。本发明的有益效果为，能有效节省版图面积、简化工艺复杂度，降低器件成本。本发明尤其适用于自屏蔽高压集成互连电路。
-
-
公开(公告)号：CN102945839B
公开(公告)日：2015-09-16
申请号：CN201210519390.4
申请日：2012-12-06
Applicant: 电子科技大学
IPC: H01L23/528 , H01L23/552
Abstract: 一种部分场板屏蔽的高压互连结构，属于半导体功率器件技术领域。本发明用于具有高压互连线的跑道型横向功率器件中，包括双层部分多晶屏蔽场板和高压互连线；所述双层部分多晶屏蔽场板仅存在于高压互连线跨过的器件表面层中，无高压互连线跨越的器件表面没有多晶屏蔽场板；所述双层部分多晶屏蔽场板由第一层场板和第二层场板构成，其中第二层场板位于第一层场板与高压互连线之间；两层场板在器件表面层中呈非连续分布状，且两层场板之间交错分布并相距适当的距离。本发明与具有高压互连的传统浮空场板结构相比，在不影响浮空场板对高压互连线效应的屏蔽作用，保证器件耐压的基础上，减小了器件尺寸，增加了器件的开态电流能力。
-
公开(公告)号：CN103022004B
公开(公告)日：2015-06-17
申请号：CN201210432010.3
申请日：2012-11-02
Applicant: 电子科技大学
IPC: H01L23/528
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 一种高压集成电路的互连结构，属于半导体功率器件技术领域。本发明在具有横向高压功率器件的高压集成电路中，采用多条窄线宽的金属连线连接横向高压功率器件的漏极（或阳极）和高压电路，多条窄线宽的金属连线共同分担横向高压功率器件所承载的电流大小，各条窄线宽的金属连线之间具有相应的间距。本发明可以大大减小高压互连线场致电荷的产生，有效屏蔽互连线电位对器件表面电场的影响，增强了器件在具有高压互连线时的耐压，提高了器件的性能。本发明可用于具有单RESURF、双RESURF结构的LDMOS、LIGBT或3D RESURF LDMOS等功率器件的高压集成电路中。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.032 seconds)
