-
公开(公告)号：CN103280457B
公开(公告)日：2016-03-23
申请号：CN201310177386.9
申请日：2013-05-14
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/78 , H01L29/10 , H01L21/336
Abstract: 一种超低比导通电阻的横向高压功率器件及制造方法，属于功率半导体器件技术领域。通过光刻和离子注入工艺在第二导电类型半导体漂移区（2）表面形成的第二导电类型半导体重掺杂层（5），开态时为器件提供低阻表面导电通道，与降场层（3）下方的第二导电类型半导体漂移区（2）一起，为器件提供两个导电通道。由于采用离子注入增加了低阻表面导电通道，减小了器件表面的电阻率，极大地降低了器件的导通电阻。与常规具有降场层的高压器件相比，本发明提供的横向高压功率器件在相同芯片面积的情况下具有更小的导通电阻（或在相同的导通能力的情况下具有更小的芯片面积）。本发明可应用于消费电子、显示驱动等多种产品中。
-
公开(公告)号：CN103413830B
公开(公告)日：2016-08-31
申请号：CN201310356773.9
申请日：2013-08-16
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及半导体技术，具体的说是涉及一种横向高压MOSFET及其制造方法。本发明的一种横向高压MOSFET，其特征在于，通过光刻和离子注入工艺在第二种导电类型半导体漂移区中形成第一种导电类型半导体降场层，通过光刻和离子注入工艺，在第二种导电类型半导体漂移区的表面形成的第二种导电类型半导体重掺杂层。本发明的有益效果为，在保持高的击穿耐压的情况下，可以大大的降低器件比导通电阻，同时减小横向高压MOSFET源端的电场峰值，避免强场效应，提高器件的击穿电压，具有更小的导通电阻，在相同的导通能力的情况下具有更小的芯片面积，并很好地优化器件的表面电场，同时，本发明提供的制造方法简单，工艺难度较低。本发明尤其适用于横向高压MOSFET。
-
公开(公告)号：CN103165657B
公开(公告)日：2015-07-29
申请号：CN201310078793.4
申请日：2013-03-13
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 一种横向高压功率半导体器件的结终端结构，属于功率半导体器件技术领域。本发明针对专利文献CN102244092B提供的一种横向高压功率半导体器件的结终端结构中直线结终端结构和曲率结终端结构相连部分的电荷平衡问题，在保持器件表面横向超结掺杂条宽度为最小光刻精度W情况下，对终端结构进行分析和优化，提出表面超结结构浓度的关系表达式，根据关系式优化器件结构，从而得到最优化的击穿电压。同时，N型漂移区表面所有的横向超结结构宽度都采用最小光刻精度W，可以减小芯片的版图面积。
-
公开(公告)号：CN103036550B
公开(公告)日：2015-09-09
申请号：CN201210529443.0
申请日：2012-12-11
Applicant: 电子科技大学
IPC: H03K17/78 , H03K17/567
Abstract: 一种快速放电的光电继电器，属于电子技术领域。包括输入端光控信号产生电路、光控信号接收及光电转换电路、控制电路和输出电路；输入端光控信号产生电路由一个发光二极管LED（11）构成，光控信号接收及光电转换电路由一个光电二极管阵列PDA构成，控制电路包括一个级联三极管、三个二极管，用于为输出电路的功率MOSFET器件提供充放电通道；输出电路包括一对功率MOSFET器件。本发明提供的快速放电的光电继电器，由于其控制电路采用了两个或多个三级管的级联，级联后的三极管电流放大倍数增大，抽取电荷的速度显著加快，因而比现有的光电继电器具有更快的放电速度，能够适应更高频率的继电场合。
-
公开(公告)号：CN103426936A
公开(公告)日：2013-12-04
申请号：CN201310368202.7
申请日：2013-08-22
Applicant: 电子科技大学
IPC: H01L29/861 , H01L29/06 , H01L21/329
Abstract: 本发明涉及半导体技术，具体的说是涉及一种垂直型恒流二极管及其制造方法。本发明的直型恒流二极管，包括依次层叠设置的氧化层、高掺杂N型外延层、轻掺杂N型外延层、重掺杂N+衬底和金属阳极，其特征在于，还包括有依次连接的元胞结构、终端结构和截止环，所述元胞结构由多个结构相同并依次连接的元胞组成，所述终端结构由多个结构相同并依次连接的终端组成。本发明的有益效果为，具备容易夹断，且夹断电压可低至5V以下的优点，同时夹断点随电压增大变化更慢，恒定电流更稳定，器件设计更灵活，结构更合理，能省去额外的光刻板，节省了制造成本。本发明尤其适用于恒流二极管。
-
Patent Agency Ranking
公开(公告)号：CN103312310A
公开(公告)日：2013-09-18
申请号：CN201310176323.1
申请日：2013-05-14
Applicant: 电子科技大学
IPC: H03K17/78 , H03K17/567
Abstract: 一种高速光电继电器，属于电子技术领域，涉及光电继电器。本发明针对现有内置光电控制电路的光电继电器由于放电速度慢导致继电器关断速度较慢的技术问题进行改进。采用双级或多级三极管级联构成达林顿管作为控制电路中的放电通道，级联后放大倍数增大，电路放电能力增强，在光伏输出消失后通过高速放电通道，使得功率MOSFET关断速度大大提高，从而达到快速关断继电器的目的。
-
公开(公告)号：CN102945838A
公开(公告)日：2013-02-27
申请号：CN201210435056.0
申请日：2012-11-05
Applicant: 电子科技大学
IPC: H01L23/522
Abstract: 一种高压互连结构，属于半导体功率器件技术领域。本发明用于具有横向高压功率器件的高压集成电路中，在横向高压功率器件的漏极或阳极与高压电路连接端口之间采用邦定技术中的邦定线进行跨接。本发明提供的高压互连结构，由于使用了邦定线作为器件的高压互连线，增加了互连线与器件表面之间的距离，与传统高压互连技术相比，减小了互连线电位对器件表面电场的影响，大大增强了器件在具有高压互连线时的耐压能力。与现有的各种高压互连的屏蔽技术相比，本发明没有引入降场层或场板等其他结构，从而不会增加工艺复杂性与器件成本。
-
公开(公告)号：CN102945839B
公开(公告)日：2015-09-16
申请号：CN201210519390.4
申请日：2012-12-06
Applicant: 电子科技大学
IPC: H01L23/528 , H01L23/552
Abstract: 一种部分场板屏蔽的高压互连结构，属于半导体功率器件技术领域。本发明用于具有高压互连线的跑道型横向功率器件中，包括双层部分多晶屏蔽场板和高压互连线；所述双层部分多晶屏蔽场板仅存在于高压互连线跨过的器件表面层中，无高压互连线跨越的器件表面没有多晶屏蔽场板；所述双层部分多晶屏蔽场板由第一层场板和第二层场板构成，其中第二层场板位于第一层场板与高压互连线之间；两层场板在器件表面层中呈非连续分布状，且两层场板之间交错分布并相距适当的距离。本发明与具有高压互连的传统浮空场板结构相比，在不影响浮空场板对高压互连线效应的屏蔽作用，保证器件耐压的基础上，减小了器件尺寸，增加了器件的开态电流能力。
-
公开(公告)号：CN103022004B
公开(公告)日：2015-06-17
申请号：CN201210432010.3
申请日：2012-11-02
Applicant: 电子科技大学
IPC: H01L23/528
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 一种高压集成电路的互连结构，属于半导体功率器件技术领域。本发明在具有横向高压功率器件的高压集成电路中，采用多条窄线宽的金属连线连接横向高压功率器件的漏极（或阳极）和高压电路，多条窄线宽的金属连线共同分担横向高压功率器件所承载的电流大小，各条窄线宽的金属连线之间具有相应的间距。本发明可以大大减小高压互连线场致电荷的产生，有效屏蔽互连线电位对器件表面电场的影响，增强了器件在具有高压互连线时的耐压，提高了器件的性能。本发明可用于具有单RESURF、双RESURF结构的LDMOS、LIGBT或3D RESURF LDMOS等功率器件的高压集成电路中。
-
公开(公告)号：CN103474466A
公开(公告)日：2013-12-25
申请号：CN201310418088.4
申请日：2013-09-13
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/7835 , H01L21/266 , H01L29/063 , H01L29/0878 , H01L29/1095 , H01L29/42368 , H01L29/7816
Abstract: 本发明涉及半导体技术，具体的说是涉及一种高压器件及其制造方法。本发明的高压器件集成在第一种导电类型半导体衬底上，包括第二种导电类型半导体漂移区、第二种导电类型半导体源区、第二种导电类型半导体漏区、第二种导电类型半导体重掺杂层、第一种导电类型半导体体区、第一种导电类型半导体体接触区、第一种导电类型半导体降场层、栅氧化层、场氧化层、金属前介质、多晶硅栅电极、源极金属、漏极金属，第二种导电类型半导体重掺杂层设置在场氧化层和第一种导电类型半导体降场层之间。本发明的有益效果为，在相同的导通能力的情况下具有更小的芯片面积，优化器件的表面电场，并且制备方法简单，工艺难度较低。本发明尤其适用于高压器件。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.02 seconds)
