-
公开(公告)号：CN103489915B
公开(公告)日：2016-05-11
申请号：CN201310421765.8
申请日：2013-09-16
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 本发明涉及功率半导体技术，具体的说是涉及一种电荷补偿的横向高压超结功率半导体器件。本发明的横向高压超结功率半导体器件，在P型衬底层表面覆盖一层N型电荷补偿层的结构，N型电荷补偿层有多种掺杂方式，包括均匀掺杂、线性掺杂及离散掺杂等。线性掺杂可以使衬底辅助耗尽作用明显减小。本发明的有益效果为，在线性掺杂的基础上使用注入选择函数对掺杂浓度进行调整得到一种优化的掺杂方式，其充分考虑理想衬底条件以及等效衬底本身的电荷平衡条件，可以更好地克服衬底辅助耗尽作用的影响，使超结LDMOS得到最优的耐压性能。本发明尤其适用于横向高压超结功率半导体器件。
-
公开(公告)号：CN103972233B
公开(公告)日：2016-11-02
申请号：CN201410238781.8
申请日：2014-05-30
Applicant: 电子科技大学
IPC: H01L27/02
Abstract: 本发明涉及电子技术，具体的说是涉及一种具有抗闩锁能力的可关断SCR器件。当外加ESD脉冲时，RC触发电路向栅极电压提供高电位，开启NMOS，从而有效的开启SCR，达到泄放电流的目的；ESD脉冲电流泄放后，RC触发电路向栅极电压提供低电位，开启PMOS，减小寄生NPN晶体管的增益，使得闩锁效应的条件不能满足，有效的关断SCR，从而防止上电情况下闩锁效应的发生。本发明尤其适用于ESD保护用SCR器件。
-
公开(公告)号：CN103972233A
公开(公告)日：2014-08-06
申请号：CN201410238781.8
申请日：2014-05-30
Applicant: 电子科技大学
IPC: H01L27/02
Abstract: 本发明涉及电子技术，具体的说是涉及一种具有抗闩锁能力的可关断SCR器件。当外加ESD脉冲时，RC触发电路向栅极电压提供高电位，开启NMOS，从而有效的开启SCR，达到泄放电流的目的；ESD脉冲电流泄放后，RC触发电路向栅极电压提供低电位，开启PMOS，减小寄生NPN晶体管的增益，使得闩锁效应的条件不能满足，有效的关断SCR，从而防止上电情况下闩锁效应的发生。本发明尤其适用于ESD保护用SCR器件。
-
Patent Agency Ranking
公开(公告)号：CN103489915A
公开(公告)日：2014-01-01
申请号：CN201310421765.8
申请日：2013-09-16
Applicant: 电子科技大学
CPC classification number: H01L29/7816 , H01L29/0634
Abstract: 本发明涉及功率半导体技术，具体的说是涉及一种电荷补偿的横向高压超结功率半导体器件。本发明的横向高压超结功率半导体器件，在P型衬底层表面覆盖一层N型电荷补偿层的结构，N型电荷补偿层有多种掺杂方式，包括均匀掺杂、线性掺杂及离散掺杂等。线性掺杂可以使衬底辅助耗尽作用明显减小。本发明的有益效果为，在线性掺杂的基础上使用注入选择函数对掺杂浓度进行调整得到一种优化的掺杂方式，其充分考虑理想衬底条件以及等效衬底本身的电荷平衡条件，可以更好地克服衬底辅助耗尽作用的影响，使超结LDMOS得到最优的耐压性能。本发明尤其适用于横向高压超结功率半导体器件。
-
公开(公告)号：CN104038209B
公开(公告)日：2017-02-01
申请号：CN201410277566.9
申请日：2014-06-19
Applicant: 电子科技大学
IPC: H03K19/0185
Abstract: 本发明涉及电子电路技术，具体的说是涉及一种具有与耐压管输出端直接相连的后级反相器栅极保护结构的电平位移电路。本发明电平位移电路，包括依次连接的高压电平位移电路(1)、高端CMOS电路(3)、外围自举电路(4)和半桥电路输出结构(5)；其特征在于，在电平位移电路(1)和高端CMOS电路(3)之间还连接有后级CMOS钳位电路(2)。本发明的有益效果为，可以有效的防止由于电压浮动造成取样电阻上压降变化较大导致与功率MOS管输出直接相连接的后级反相器栅氧化层可能被击穿的问题。本发明尤其适用于电平位移电路。
-
公开(公告)号：CN103928435A
公开(公告)日：2014-07-16
申请号：CN201410175912.2
申请日：2014-04-28
Applicant: 电子科技大学
IPC: H01L23/52
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及半导体功率器件技术领域，具体的说是涉及一种高压集成互连电路。本发明的高压集成电路，包括通过高压互连线4连接的LDMOS区和高压电路区，所述LDMOS区包括LDMOS源极1、LDMOS漏极2和P型阱区3；所述LDMOS漏极2、P型阱区3、和高压电路区周围设置有高压结终端18；高压互连线4的一端穿过P型阱区3与LDMOS漏极2连接，其另一端与高压电路区连接；其特征在于，所述高压结终端18在P型阱区3处向高压互连线4的两侧内凹。本发明的有益效果为，能有效节省版图面积、简化工艺复杂度，降低器件成本。本发明尤其适用于自屏蔽高压集成互连电路。
-
公开(公告)号：CN103928435B
公开(公告)日：2017-02-15
申请号：CN201410175912.2
申请日：2014-04-28
Applicant: 电子科技大学
IPC: H01L23/52
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及半导体功率器件技术领域，具体的说是涉及一种高压集成互连电路。本发明的高压集成电路，包括通过高压互连线4连接的LDMOS区和高压电路区，所述LDMOS区包括LDMOS源极1、LDMOS漏极2和P型阱区3；所述LDMOS漏极2、P型阱区3、和高压电路区周围设置有高压结终端18；高压互连线4的一端穿过P型阱区3与LDMOS漏极2连接，其另一端与高压电路区连接；其特征在于，所述高压结终端18在P型阱区3处向高压互连线4的两侧内凹。本发明的有益效果为，能有效节省版图面积、简化工艺复杂度，降低器件成本。本发明尤其适用于自屏蔽高压集成互连电路。
-
公开(公告)号：CN104038209A
公开(公告)日：2014-09-10
申请号：CN201410277566.9
申请日：2014-06-19
Applicant: 电子科技大学
IPC: H03K19/0185
Abstract: 本发明涉及电子电路技术，具体的说是涉及一种具有与耐压管输出端直接相连的后级反相器栅极保护结构的电平位移电路。本发明电平位移电路，包括依次连接的高压电平位移电路(1)、高端CMOS电路(3)、外围自举电路(4)和半桥电路输出结构(5)；其特征在于，在电平位移电路(1)和高端CMOS电路(3)之间还连接有后级CMOS钳位电路(2)。本发明的有益效果为，可以有效的防止由于电压浮动造成取样电阻上压降变化较大导致与功率MOS管输出直接相连接的后级反相器栅氧化层可能被击穿的问题。本发明尤其适用于电平位移电路。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.027 seconds)
